Устройство для настройки корректора межсимвольной интерференции

(54) УСТРОЙСТВО ДЛЯ НАСТРОЙКИ КОРРЕКТОРА МЕЖСИМВОЛЬНОЙ ИНТЕРФЕРЕНЦИИ(57) Изобретение относится к электросвязи и может использоваться ваппаратуре передачи данных Уменьшается время настройки. На передающейстороне 13 с помощью переключателя 2к каналу связи 3 подключается передатчик 1 сигнала настроечной комбинации. На приемной стороне 14 этот и 9)ЯОа, 122337 сигнал поступает на первыи гармонический корректор 11, а также черезприемник 5 сигнала настройки - наформирователь 6 комплексного кепстра(КК). С формирователя 6 значения ККчерез усреднитель 7 поступают на вычитатель 9. На другой вход вычитателя 9 с блока 8 постоянной памяти подаются значения КК настроечного сигнала. С выхода вычитателя электрические сигналы поступают в блок Оопределения коэффициентов, где определяются коэффициенты передачи отводов гармонических корректбров 1 и12. Значения коэффициентов поступаютна регуляторы усиления этих корректоров. Гармонические корректоры 11 и2 соединены последовательно. Поясняется работа формирователя 6 КК.2 з.п. ф-лы, 3 ил.12233Изобретение относится к электросвязи, в частности к устройствам коррекции частотных характеристик канала связи, и может быть использованов аппаратуре передачи данных, работанщей с высокой удельной скоростью,для коррекции межсимвольной интерференции (МСИ).Цель изобретения - уменьшение времени настройки корректора межсимвольной интерференции.На фиг.1 представлена структурнаяэлектрическая схема устройства для;настройки корректора межсимвольнойинтерференции; на фиг.2 - структурная электрическая схема Формировател 1 комплексного кепстра; на Фиг.3 -электрическая структурная схема блока обработки фазы,Устройство для настройки корректора МСИ содержит передатчик 1 сигнала настроечной комбинации, переключатель 2, подключенный к входу канала3 связи, вход 4 устройстваприемник5 сигнала настройки, формирователь 6комплексного кепстра (КК), усреднитель 7, блок 8 постоянной памяти, вычитатель 9, блок 10 определения коэффициентов, первый гармонический корректор 11, второй гармонический кор- З 0ректор 12, передающую сторону 13 иприемную сторону 14.Формирователь 6 КК содержит мультиплексор 15, блок 16 быстрого преобразования Фурье, блок 17 преобразо- З 5вания в показательную форму, блок 18логарифмирования, блок 19 обработкифазы, блок 20 вспомогательной памяти.Блок 19 обработки Фазы содержитпервый регистр 21 сдвига, первый сумматор 22, второй регистр 23 сдвига,первый элемент 24 сравнения, второйэлемент 25 сравнения, сумматор 26 помодулю два, ключ 27, сумматор-вычитатель 28, третий регистр 29 сдвига, 45 75 1гередача в канал 3 связи электрического сигналя, соответствующего комбинации настройки устройства.На приемной стороне 14 этот сигнал поступает в приемник 5 сигнала настройки, где в отсчетные моменты времени осуществляется его квантование по уровню. Электрические сигналы, соответствующие квантованному значению сигнала в отсчетные моменты времени (в дальнейшем по тексту - отсчеты сигнала), с выхода приемника 5 сигнала настройки поступают в формирователь 6 КК который на их основе определяет значение КК принятого сигнала, а затем через усреднитель 7 поступают на вход вычитателя 9, на другой вход которого с блока 8 постоянной памяти подаются соответствующие значения КК настроечного сигнала.При этом на выходе вычитателя 9 в соответствии с выражениемл л л г(п) = х(п) - й(и)формируются электрические сигналы, соответствующие отсчетам КК импульсной характеристики канала 3 связи, которые поступают в блок 1 О определения коэффициентов усиления гармонических корректоров 11 и 12.В выражении (11 приняты следующие обозначениялг (и) - КК последовательности отсчетов входного сигнала;д(п) - КК сигнала настройки Й(п);лх (и) - последовательность отсчетов входного сигнала КК,следующих через Т секунд.В блоке 10 определения коэффициентов осуществляется преобразование сигналов и определяются значения коэффициентов передачи отводов гармонических корректоров 11 и 12 в соответствии с формуламивторой сумматор 30, блок 31 памяти, четвертый регистр 32 сдвига, третий сумматор 33, пятый регистр 34 сдвига, четвертый сумматор 35, вход 36 сигнала константы 27.50Устройство для настройки корректора МСИ работает следующим образом.При необходимости настройки первого и второго гармонических корректоров 11 и 12 на передающей стороне 13 55 переключатель 2 подключает к каналу ,3 связи передатчик 1 сигнала настро,ечной комбинации, чем обеспечивается Г 1 1,: 0,г,1 с=11223375 С (1 с)40 случаях,3где Ь- коэффициенты передачи от-водов первого гармонического корректора 11;С - коэффициенты передачи отводов второго гармонического корректора 12.Значения коэффициентов передачиотводов, определенные по формулам(2) и (3), поступают на регуляторыусиления отводов этих корректоров. После установки значений всех коэффициентов передачи отводов гармонических корректоров 11 и 12 (настройки устройства) переключатель 2 подключает к входу канала 3 связи вход 4, чем обеспечивается воэможностьпередачи информации.1Формирователь 6 КК, реализованный в соответствии с фиг.2, позволяет вычислить КК эа конечный промежуток времени с достаточной точностью следующим образом.Отсчеты исходного сигнала через мультиплексор 15 записываются в блок 16 быстрого преобразования Фурье, вкотором осуществляется определение значений коэффициентов Фурье входной последовательности, причем каждый из отсчетов представляется в виде пары значений, являющихся вещественной и мнимой частями комплексного коэффици. ента Фурье. По окончании вычислений каждый иэ отсчетов передается в блок 17 преобразования в показательную форму, где осуществляется их преобразование иэ алгебраической в показательную форму, т,е. осуществляетсяпреобразование пары ансамбл.й,. соответствующих показательной форме числа. В результате подобного преобразования на одном выходе блока 17 преобразования в показательную форму (соединенном с блоком 18 логарифмирования) появляются сигналы, отображающие модуль данного значения коэффи" циента Фурье, а на другом выходе - сигналы, отображающие его фазу. В блоке 18 логарифмирования осуществляется логарифмирование значений модуля последовательности отсчетов, и сигналы, соответствующие значениям логарифма модуля, записываются в соответствующие ячейки блока 20 вспомогательной памяти. Одновременно в блоке 19 обработки фазы осуществляется преобразование последовательности значений фазы с целью устранения разрывов фаэовой кривой. Сигналы, соответствующие преобразованным значениям фазы, также записываются в блок 20 вспомогательнойпамяти. Затем отсчеты комплексногологарифма из блока. 20 вспомогатель"ной памяти через мультиплексор 15переписываются в блоке 16 быстрогопреобразования Фурье, где осуществляется операция обратного преобраэова О ния фурье. По окончании преобразования осуществляется считывание полученных значений отсчетов КК из блока16 быстрого преобразования Фурье, исигналы, им соответствующие, посту пают с выхода этого блока на выходформирователя 6 комплексного кепстра.Блок 19 обработки фазы (фиг.3) работает следующим образом.В исходном состоянии все регистры 20 и блок 31 памяти обнулены. На входблока 19 обработки фазы последовательно поступают сигналы, соответствующие значениям фаз отсчетов, начиная с Р(о) и кончая Р(М/2). Очеред ное значение фазы Р(К) записывается,в регистр 21 и поступает на вход сум"матора 22, где иэ него вычитаетсяпредыдущее значение фазы, поступающее на другой вход, сумматора 22 иэ З 0 регистра 23, а также значение поправочного крэффициента С(К), поступающее на третий вход сумматора 22иэ регистра 29. При этом поправочныйкоэффициент С(К) определяется из 35 условияО, приКщО С (К) -27, лри Р (К) -Р (К) 3 в С(К)+27, при Р (К)-Р(К)й(7) . С(К), в остальных где Р(К) - последовательность отсче 45 тов фазыВ результате на выхеде первогосумматора 22 формируются сигналы,соответствующие разностиР(К) - С(К) - ср(Р) Р(К) - Р(К)50 и поступающие в элементы 24 и 25сравнения. В элементе 24 сравненияосуществляется сравнение поступившихсигналов с сигналами константы Ъа в элементе 25 сравнения вс сигна 55 лами константы -н . Если значениевходных сигнапов превышает значениеконстанты в элементе 24 сравненияили меньше константы в элементе 25233.75 1 О 15 20 25 30 1 35 40 45 50 55 5 12 сравнения, то на выходе соответствующего элементе появляется единичный сигнал, свидетельствующий о необходимости коррекции значения коэффициента С(К) хранящегося в регистре 29 в соответствии с условием (7). В этом случае сигнал с выхода одного из элементов 24 и 25 сравнения проходит через сумматор 26 по модулю два и открывает клкн 27, чем разрешается поступление сигналов, соответствующих константе 2 М; с входа 36 через ключ 27 на вход сумматора вычитателя 28. На другой вход этого сумматора поступают, сигналы с ,регистра 29, соответствующие величине коэффициента С(К). Сигнал, поступающий с выхода элемента 25 сравнения на управляющий вход сумматоравычитателя 28, определяет вид выполняемой операции (при единичном сигнале производится сложение, а при ну" левом - вычитание иэ С(К) значения константы). Сигналы, соответствуницие результату операции, с выхода сумматора-вычитателя 28 записываются в регистр 29. Если же на выходах элементов 24 и 25 сравнения появляются нулевые сигналы, то ключ 27 оказывается закрытым и в результате суммирования с нулем содержимое регистра 29 остается неизменным. Таким образом, после выполнения описанных операций в регистре 29 оказываются записанными сигналы, соответствукщие значению коэффициента С(К), отвечающему условиям (7), Сигналы, соответствующие этому значению, поступают на вход сумматора 30, где осуществляется их суммирование с сигналами, поступающими с выхода регистра 21 и соответствующими очередному значению фазы комплексного числа. Сигналы с выхода сумматора 30 записываются в регистр 29, блок 31 памяти и регистр 32, причем запись в последний осуществляется со сдвигом яа 1 оя(Н/2) разрядов, что эквивалентно делению записываемого числа на Ж/2. Затем на вход блока 19 обработки фазы пос" тупает новое значение Фазы сигнала, которое обрабатывается в нем описанным образом.сРассмотренные преобразования осуществляются до тех пор, пока не будет обработано и записано в блок 31 памяти и регистр 32 последнее, Щ/2)-е значение фазы, При этом в блок 31 памяти записываются сигналы, соответствующие откорректированным по формуле (7) значениям фазы, а в регистр 32 - сигналы, соответствую щне величине 2 фЖ, /2)/М, . После это 1 го осуществляется последовательное считывание сигналов, соответствующих значениям с, Ц 1(1), су(2)Р(Нр/2) с блока 31 памяти на вход сумматора 35, на другой вход которого поступают сигналы с выхода регистра 34. При этом сигналы, соответствующие значениям фазы с нулевым индексом, проходят на выход сумматора 35 без изменений, так как в этот момент с регистра 34 поступает нулевое значение. Перед обработкой каждого последующего значения фазы в регистр 34записываются сигналы, соответствующие результату сумнщрования в сумматоре 33 сигналов, соответствуняцихсодержимому регистров 32 и 34, т.е.линейной компоненте фазы. В каждом иэпоследукщих циклов считывания сигналов значений из блока 31 памяти навыходы сумматора 35 поступают сигналызначений соответствующей фазы и еелинейной компоненты. Сигналы, соответствующие разности этих величин поступают последовательно с выхода сумматора 35 на выход блока, Таким образом, в сумматоре 35 осуществляетсяпоследовательное устранение линейнойкомпоненты фазы сигнала.Формула изобретения 1. Устройство для настройки корректора межсимвольной интерференции, содержащее на передающей стороне передатчик сигнала настроечной комбинации, подклкненный к каналу связи через переключатель, второй вход которого является входом устройства, а на приемной стороне - приемник сигнала настройки и первый гармонический корректор, объединенные входы которыхсоединены с каналом связи, о т л иЧ а ю щ е е с я тем, что, с целью уменьшения времени настройки корректора, введены блок постоянной памяти и последовательно соединенные 4 юрмирователь комплексного кепстра, усреднитель, вычитатель, блок определения коэффициентов и второй гармонический корректор, при этом выход приемника сигнала настройки соединен с входом формирователя комплексного10 7 22337 кенстра, выход блока постоянной па- . мяти соединен с вторым входом вычитателя, второй выход блока определе- ния коэффициентов соединен с вторым входом первого гармонического кор 5 ректора, выход которого подключен к другому входу второго гармонического корректора, выход которого является выходом устройства. 2. Устройство по п.1, о т л ич а ю щ е е с я тем, что формирователь комплексного кепстра содержит блок обработки фазы, первый вход которого является входом сигнала кокс танты 21, последовательно соединенные мультиплексор, первый вход которого является входом формирователя комплексного кепстра, блок быстрого преобразования Фурье, блок преобразования в показательную форму, блок логарифмирования, блок вспомогательной памяти, выход которого подключен к второму входу мультиплексора, при этом второй вход блока обработки фазы соединен с вторым выходом блока преобразования в показательную форму, а.выход подключен к второму входу блока вспомогательной памяти, второй выход блока быстрого преобразования З 0 Фурье подключен к второму входу блока преобразования в показательную форму, первый выход блока быстрого преобразования Фурье является выходом формирователя комплексного 35 кепстра.3. Устройство по п,2, о т л и - ч а ю щ е е с я тем, что блок обработки фазы содержит первый, второй, третий, четвертый и пятый регистры 40 сдвига, первый, второй, третий и 58четвертый сумматоры, сумматор-вычитатель, первый и второй элементы сравнения, сумматор нс модулю два, ключ и блок памяти, при этом входом блока обработки фазы является объединенный вход первого регистра сдвига и первый вход первого сумматора, выход которого подключен к обьединенным входам первого и второго элементов сравнения, выход первого элемента сравнения соединен с первым входом сумматора по модулю два, выход второго элемента сравнения подключен к первому входу сумматора-вычитателя и второму входу сумматора по модулю два, выход которого подключен к пер- . ,вому входу ключа, второй вход которого является входом сигнала константы 2, а выход которого соединен с вторым входом сумматора-вычитателя, выход которого через третий регистр сдвига подклкчен к третьему входу сумматора-вычитателя, второму входу первого сумматора и первому входу второго сумматора, второй вход которого соединен с выходом первого ре" гистра сдвига, а выход подключен к входам второго и четвертого регистров сдвигов и блока памяти, выход второго регистра сдвига соединен с третьим входом первого сумматора, выход блока памяти подключен к первому входу четвертого сумматора, выход четвертого регистра сдвига соединен с первым входом третьего сумматора, выход которого через пятый регистр сдвига подключен к второму входу третьего сумматора и к второму входу четвертого сумматора, выход которого является выходом блока обработки Фазы.1223375 г,Я Составитель 1 Ц. ЭвьянТехред О .Гортвай КорректоР Г.Решетни Буги дакт 4 П писнР аб., д. 4/5 лиал ЛПЛ "Патент", г. Ужгород, ул. Проектная аз 1725/59 Тираж 6ВНИИПИ Государственнпо делам изобрете 113035, Москва, Ж о комитетай и открыти5, Раушская