Устройство для измерения амплитуды импульсных сигналов

Номер патента: 1223154

Авторы: Алексеев, Гельман

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (11151) 4 С 01 9/04 ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСК СВИДЕТЕЛЬСТВУ ан овыше- стройстается такта ко ходнойПрисинх льсро алови. Ос времени ровання не ока аратуреличена а схем- между(54) УСТРОЙСТВОТУД 3 ИМПУЛЬСНЫХ С(57) Изобретениетельной технике.зовано для опредезначения последов ДЛЯ ИЗМЕРЕНИЯ ИГНАЛОВ относится к Может быть ления ампли ательности измериспольудногоовтоГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Грязнов М.И., Гуревич М.Л.и Маграчев З,В, Измерение импуных напряжений, - М.: Советскоедио, 1969.Авторское свидетельство СССРУ 1112301, кл. С 01 К 19/04,12.03.82. ряющихся импульсных сигналовком диапазоне частот их следоЦелью изобретения является пние надежности и упрощение ува. Поставленная цель достигпутем синхронизации каждогодирования текущим сигналом впоследовательности импульсовэтом каждый такт кодированияниэирован только с одним из сизмеряемой последовательносттальные сигналы в интервалемежду соседними тактами кодивлияния на работу устройствазывают. Информационная и аппная надежность устройства увв результате уменьшения числных элементов и сокращенияними функциональных связей. 151015 20 25 30 35 40 45 50 Изобретение относится к измерительной технике и может быть использовано для определения амплитудного значения последовательности повторяющихся импульсных сигналов в широком диапазоне частот их следования.Цель изобретения - повышение надежности за счет упрощения устройства.Поставленная цель достигается вве. дением синхронйзации каждого такта кодирования текущим сигналом входной последовательности импульсов. При этом каждый такт кодирования синхронизован только с одним из сигналов измеряемой последовательности, а остальные сигналы в интервале времени между соседними тактами кодирования влияния на работу устройства не оказывают. Аппаратурная надежность устройства возрастает благодаря уменьшению числа функциональных элементов. Одновременно возрастаетинформационная надежность.На чертеже представлена структурная схема устройства.Устройство содержит измерительный вход 1; выход 2 сигнала конца измерения; вход 3 сигнала запуска; источники 4.14.п опорного напряжения от старшего до предпоследнего младшего разрядов соответственно; резистивный делитель 5; коммутатор 6; измерительные компараторы 7.1- 7(п); компаратор 8; первый 9 и второй 10 формирователи импульсов, триггеры 11.1-11(п) памяти; цифроаналоговый преобразователь (ЦАП) 12, регистр 13 кода, первый 14 и второй 15 элементы И; первый 16, второй 17 и третий 18 триггеры, первый элемент 19 временной задержки;элемент ИЛИ 20; третий элемент И 21; ,второй элемент 22 временной задержки, распределитель 23 кода; блок 24 ключей переписи; дешифратор 25 кода; первые выходы 26 устройства.При этом вход 1 устройства соединен с первыми входами измерительных компараторов 7.1-7(п) и 8, вторые входы компараторов 7 соединены с выходами делителя 5. Выходы компараторов 7 через триггеры 11.1-11(п) памяти соединены с дешифратором 25 кода, выходы которого через блок 24 ключей переписи и распределитель 23 кода соединены с входами регистра 13 кода, выходы которого соединены с первыми выходами 26 устройства ивходами ЦАП 12. Первый выход ЦАП 12соединен с выводом резистивного делителя 5 и входом коммутатора 6,второй выход ЦАП 12 соединен с общей шиной питания, так же как и второйвход компаратора 8. Выход компаратора 8 подключен к входам двух формирователей 9 и 10 импульсов. Выходформирователя 9 через последовательно включенные первый элемент И 14,первый триггер 16 подключен к первому входу элемента И 15, второй входкоторого соединен с выходом формирователя 10. Выход элемента И 15 соединен с К-входом триггера 18, блоком 24 ключей переписи, входом третьего элемента И 21 и через элемент22 временной задержки соединен с элементом ИЛИ 20, входами управления распределителя 23 кода и коммутатора 6.Второй вход элемента ИЛИ 20, управляющие входы распределителя 23 кода, коммутатора 6 и регистра 13 кода соединены с входом 3 устройства. Выход распределителя 23 кода через второй вход элемента И 21 соединен с первым входом триггера 17, второй вход которого соединен с вторым входом элемента ИЛИ 20.Выход элемента ИЛИ 20 через элемент 19 временной задержки соединен с Б-входами триггеров 16-18, при этом выход триггера 18 соединен с третьим входом элемента И 15. Выход триггера 17 соединен с вторым входом элемента И 14 и выходом 2 устройства,а третий вход элемента И 14 соединен с вторым выходом триггера 16Вход реэисторного делителя 5 соединен с первыми выходами источников 4 опорного напряжения, вторые выходы которых соединены соответственно с входами коммутатора 6.Устройство работает следующим образом.По сигналу внешнего запуска,поступившему на вход 2, устройство вначале переключается в исходное состояние, после чего автоматически начинается измерение (кодирование) амплитуды сигналов импульсной последовательности, поступающей на измерительный вход 1. В исходном состоянии коммутатор 6 подключает параллельно делителю 5 источник 4.1 опор"ного напряжения старшего разряда,регистр 13 кода сбрасывается в нуле"вое состояние и напряжение на выходе ЦАП 12 становится нулевым, триггер 17 переключается в единичное состояние, распределитель 23 подключаетблок 24 ключей переписи к входамстаршего разряда регистра 13, элемент И 21 блокирован нулевым сигналом на выходе регистра 13. Сигнал запуска передается через элемент ИЛИ20 и с задержкой в элементе 19, необходимой для переключения устройства в исходное состояние, переключаетв нулевое состояние триггеры 11 памяти, а триггеры 16 и 18 переключает в положения, при которых деблокируется элемент И 14 и блокируется(триггером 16) элемент И 15,На,выходах (ступенях) резистивного делителя 5 подключенным источником опорного напряжения образуются уровни квантования с постояннымагом приращения. Делитель 5 с компараторами 7 образует аналого-цифровой преобразователь считывания споразрядным определением кода, Еслииспользуется десятичное кодирование,то делитель 5 является однодекадным,а количество компараторов равно девя.ти. Опорное напряжение источника4,1 старшего разряда равно при этомпределу измеряемой величины 10 , гдеи - число разрядов кода. Остальныеопорные напряжения эквивалентны единице соответствующего разряда кода.В исходном состоянии на ступеняхделителя образуются уровни с шагом,эквивалентным единице старшего разряда кода, в рассматриваемом случае 10" , С переключением в нулевоесостояние триггеров 11 памяти ониоказываются подготовленными к записиединичных сигналов измерительных компараторов 7С появлением сигнала измеряемой импульсной последовательности на входах компараторов 7 онсравнивается с опорными уровнями делителя 5. По мере его нарастания доамплитудного значения на выходах соответствующих компараторов 7 появляются единичные сигналы, которыезапоминаются подключенными к нимтриггерами 11. Число сработавшихкомпараторов равно значению определяемого разряда кода.В компараторе 8 измеряемый сигнал сравнивается с нулевым (или и-,:нятым эа нулевой) уровнем. С нарастанием измеряемого сигнала компаратор 8 переключается, например, из 223154 4нулевого в единичное состояние, Изпереднего фронта выходного сигналакомпаратора формирователем 9 формируется импульс, которым переключается триггер 16. При переключенииэтого триггера блокируется элементИ 14 и деблокируется элемент И 15.При уменьшении измеряемого сигнала до нулевого уровня компаратора 8 1 О сигнал на выходе этого компаратораизмеряется с единичного на нулевой.Из фронта спада сигнала этого компаратора в формирователе 10 формируется соответствующий импульс, который передается через элемент И 15в блок 24 ключей переписи кода иодновременно переключает триггер 18,чем блокируется элемент И 16.По импульсу, появившемуся на выл ходе элемента И 15, через подготовленные цепи распределителя 23 в регистр 13 переписывается код,представленный сигналами измерительныхкомпараторов. Этот единичный код р 5 соответствующего разряда преобразуется предварительно дешифратором25 в разряд соответствующего двоичного кода, в рассматриваемом случаедвоично-десятичного кода. Такое преобразование кода необходимо для упрощения суммирования в регистре 13кодов различных разрядов и суммирования тем самым выходных напряжений ЦАП. Суммирование двоично-позиционных кодов сводится к суммированию позиций отдельных разрядов, вто время как суммирование двоичныхкодов требует применения арифметического устройства с суммированиеми переносом сигналов отдельных раз,рядов.При записи кода в регистр 13 напряжение на выходе ЦАП 12 становится эквивалентным сумме соответствуюЩих разрядов кодаЦАП является также двоично-десятичным, преобразует в напряжениетолько истарших разрядов кода ипоэтому содержит иразрядов, а врегистр 13 записываются все разряды 5 О кода, Дешифратор 25 является двоичным, имеет четыре выхода, Столько жеключей содержится и в блоке 24.В первом, после исходного (нулевого) состояния, такте кодирования 55 напряжение ЦАП становится эквивалентным старшему разряду кода.С задержкой во времени в элементе 22, необходимой для записи теку 1223154щего разряда кода в регистр 13, выходной сигнал элемента И 15 переключает распределитель 23, подготавли.вая его для передачи кода второгоразряда во втором такте кодирования,и одновременно переключает коммутатор 6, который отключает источникстаршего и-го разряда и параллельноделителю 5 подключает источник второго (и)-го старшего разряда.При указанных переключениях в первом такте на ступенях делителя 5устанавливаются уровни напряжения сшагом, эквивалентным единице второго старшего разряда кбда, смещенныена величину напряжения ЦАП, эквивалентного сформированному в первомтакте старшему разряду кода,С задержкой во времени в элементе 19, необходимой для установленияновых уровней напряжения на ступенях делителя 5, выходной сигнал элемента 22 переключает триггеры 11,16и 18 в исходное состояние и начинается второй такт кодирования - определения .второго разряда кода.Сброс триггеров 11. 1-11 (и - 1) внулевое состояние относительно появления измеряемого сигнала на входе З 01 и на входах компараторов 7.17(п) происходит в случайный моментвремени. Если сброс ЦАП 12 происходит во время нарастания измеряемогосигнала, то в триггеры 11-11(п) 35записываются сигналы компараторов 7,соответствующие амплитуде измеряемого сигнала. Если же сброс триггеров11 и триггеров 16 и 18 происходитво время спада измеряемого сигнала, 40то компараторы 8 фиксируют толькочасть этого сигнала и в триггеры 11записывается код, соответствующийкакому-то мгновенному, не амплитудному значению измеряемой величины. 45Однако в этом случае при уменьшенииизмеряемого сигнала в деблокированном элементе И 14 формирователь 9не формирует импульса. Поэтому, хотяиз фронта спада измеряемого сигналаформирователь 10 и формирует соответствующий импульс, но этот импульс непроходит через блокированный элемент И 15 в блок 24 ключей переписикода. В этом случае слеДУющий импУльсусчитывания формируется только споступлением на вход 1 очередногосигнала измеряемой последовательности, чем достигается определение изапись в триггеры 11 текущего разряда кода амплитудного значения этого сигнала. Записанное перед этимв триггеры 11 число, соответствующеене амплитудному значению сигнала,сбрасывать не нужно, так как оно является частью амплитудного значениясигнала и дополняется при его определении.Таким образом, если сброс триггеров 11 происходит во время уменьшения измеряемого сигнала, то благодаря описанной синхронизации каждыйтекущий такт кодирования всегда начинается только с нарастанием одногоочередного измеряемого сигнала, чемисключаются ошибки в определенииразрядов кода. Вместе с тем во времякаждого такта кодирования воздейст-,вие на устройство остальных сигналов последовательности исключается.В предпоследнем такте кодирования, после записи в регистр (и)-гопредпоследнего младшего разряда кода и переключения распределителя 23в последнее положение для передачив регистр 13 младшего разряда кода,на выходе распределителя и соответственно на входе элемента И 21 появляется единичный сигнал.К началу и-го последнего тактакодирования на ступенях делителя 5устанавливаются уровни квантованияс шагом, эквивалентным единице младшего разряда кода, а напряжение ЦАПэквивалентно при этом сумме п старших разрядов кода. В и-м тактекодирования импульс, поступивший вблок 24 ключей для переписи кодамладшего разряда передается такжечерез деблокированный элемент И 21и переключает триггер 17, С укаэанным переключением триггера 17 блокируется элемент И 14 и измерение амплитуды последовательности входныхсигналов завершается. Конец измерения отображается появлением единичного сигнала на выходе 2 устройства.По этому сигналу с выходов 26 1.ожетбыть считан из регистра 13 во внешнее устройство памяти или отображения код - цифровой эквивалент измеренной амплитуды,Новый цикл измерения выполняетсяс поступлением очередного сигналазапуска на вход 3.формула иэ обретения Устройство для измерения амплитуды импульсных сигналов, содержащее триггер, два элемента временной задержки, резистивный делитель, один вывод которого соединен с одними иэ полюсов источников опорного напряжения от старшего до младшего предпоследнего разрядов, другие полюса которых подключены к выходам коммутатора, аналоговым входом параллельно с другим выводом резистивного делителя, соединенного с выходом цифроаналогового преобразователя, входы которого соединены с выходами регистра кода, входами подключенного к распределителю кода, к входам которого подсоединены выходы блока ключей переписи, входами соединенного через дешифратор кода с выходами триггеров памяти, вход каждого из которых подключен к выходу соответствующего измерительного компаратора, опорным входом соединенного с соответствующей ступенью резистивного делителя, а измерительный вход каждого из измерительных компараторов и компаратора, опорным входом соединенного с общей шиной, подключен к измерительному входу устройства, с входом сигнала запуска которого соединены входы сброса коммутатора, распределителя кода, регистра кода, выходы которого подсоединены также к кодовому выходу устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения его надежности за счет упрощения устройства, в него введены два формирователя импульсов,два триггера, элемент ИЛИ и три эле-,мента И, первый из которых соответствующими входами соединен с выходом 5 первого формирователя импульсов,одним из выходов первого триггера и выходом второго триггера, подключеннымк выходу сигнала конца измеренияустройства, выход первого элемента Исоединен с одним из входов первоготриггера, другой вход которого подсоединен к первому входу третьеготриггера, и входом сброса триггеровпамятй, а через первый элемент вре менной задержки подсоединен к выходуэлемента ИЛИ, один из входов которо"го соединен с первым входом второготриггера и входом сигнала запускаустройства, а другой вход параллельно с входами запуска коммутатора ираспределителя кода через второй элемент временной задержки подключен кпараллельно соединенным выходу второго элемента И, второму входутретьего триггера, входу сигнала пе"реписи блока ключей переписи и одному из входов третьего элемента И,вторым входом подключенного к соответствующему выходу распределителя 30 кода, а выходом - к второму входувторого триггера, соответствующиевходы второго элемента И соединеныс вторым выходом первого триггера,выходом третьего триггера и выходом второго формирователя импульсов,вход которого параллельно с входомпервого формирователя импуль"сов подсоединен к выходу компаратора.1223154 ставитель В. Шубинхред Н. Боикало Кор р СШекм Папп акт аэ 253 2 оиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 Тираж ВНИИПИ Го с уд по делам и 35, Москва, рственного кобретений и-35, Раушска Подписноемитета СССРткрытий наб., ц, 4

Смотреть

Заявка

3770439, 09.07.1984

ПРЕДПРИЯТИЕ ПЯ В-8584

АЛЕКСЕЕВ СЕРГЕЙ ГРИГОРЬЕВИЧ, ГЕЛЬМАН МОИСЕЙ МЕЕРОВИЧ

МПК / Метки

МПК: G01R 19/04

Метки: амплитуды, импульсных, сигналов

Опубликовано: 07.04.1986

Код ссылки

<a href="https://patents.su/6-1223154-ustrojjstvo-dlya-izmereniya-amplitudy-impulsnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для измерения амплитуды импульсных сигналов</a>

Похожие патенты