Устройство для прерывания резервированной вычислительной системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 01) ПИСАНИЕ БР ЕНИ пр ст з дст авенияенов,ко, Г и.В.То ьство СС11/00,06 Р 9/46, 198Каган Б.И.,Ст ессоры в цифров нергия, 1979, с 7. ВАНИЯ РЕ НОЙ СИСТЕ я к вычис быть ьных резерных вычисработкиния - новь ОО, ОО СЛ ОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(71) Харьковское научновенное объединение по стоматизированного управ(56) Авторское свидетелР 1072045, кл. С 06 ГС 2,ашин В.Е. Иикропрох системах. И.:150 - 152, рис. 6(54) УСТРОЙСТВО ДЛЯ ПРЕР ЗЕРВИРОВАННОЙ ВЬЯИСЛИТЕЛ(57) Изобретение относитлительной технике и може использовано в многокана вированных микропроцессо лительных системах для о прерываний. Цель изобрет м щение достоверности работы устройства за счет дополнительного введения второго и третьего каналов и в каждый канал двух триггеров запрета прерываний, второго триггера прерывания, мажоритарного элемента, двух элементов И и второго элемента ИЛИ. Устройство содержит первый канал, включающий регистр маски, регистр запросов, регистр текущего состояния, триггер запрета прерываний, триггер прерывания, шифратор приоритета, схему сравнения, блок элементов И, три элемента И, элемент ИЛИ, блок магистральных элементов и формирователь. Повышение достоверности достигается за счет обеспечения синхронного перехода системы в режим обработки прерывания при поступлении сигнала запроса хотя бы в одном канале, а также блокировки сигналов запросов прерываний, поступающих от каналов (процессоров) системы, которые постоянно (в режиме за 1 висания") или стохастически формируют ошибочный сигнал запроса прерывания1 ил.Изобретение относится к вычислительной технике и может быть использовано в многоканальных Резервированных микропроцессорных вычислительных системах для обработки прерываций,Цель изобретения - повьшение достоверности работы устройства.Повышение достоверности достигается за счет обеспечения синхронногсперехода системы в режим обработкипрерывания при поступлении сигналазапроса хотя бы в одном канале, атакже блокировки сигналов запросовпрерываний, поступающих от каналов(процессоров) системы, которые постоянно (в режиме "зависания) илистохастически формируют ошибочныйсигнал запроса прерывания.На чертеже приведена функциональная схема устройства.Устройство содержит идентичныеканалы 1 - 1, каждьй из которыхсодержит регистр 2 маски, регистр3 запросов, регистр 4 текущего состо.яцця, триггер 5 запрета прерываний,группу триггеров б запретапрерываний, первый 7 и второй 8 триг.геры прерывания шифратор 9 приоритета, схему 10 сравнения, мажоритарный элемент 11, блок 12 элементовИ, первый 13, третий 14 и второй 15элементы И, группу элементов И 16 -16 ь , первый 17 и второй 18 элементы й 1 И, блок 19 магистральных элементов, Формирователь 20 импульсов.На чертеже указаны также групповыеуправляющие 21 и информационные22 входы устройства, групповой синхроцизнрующий вход 23 устройства,групповые выходы 24 вектора прерывания устройства, выходы 25 разрешенияпрерывания устройства, выходы 26прерывания каналов, выходы 27 подтверждения прерывания каналов, выхоцы 28 прерывания устройства,входыпер вой 29,1,второй 29.2 и третьей 29.3групп разрядов группового информационного входа 22 устройства, входыпервого - девятого 30.1 - 30.9 разрядов группового управляющего входа21 устройства, входы первого 31.1ц второго 312 разрядов групповогосинхронизирующего входа 23 устройствагруппы входов 32 -32, прерываниякацапов, группы входов 33 -33подтверждения прерывания каналов.Устройство работает следующимобразом. 5 10 15 20 25 30 35 40 45 50 55 Б исходном состоянии все элементы памяти устройства установлены в нулевое состояние (входы начальной установки на чертеже условно не показаны).Для приведения устройства в рабочее состояние на входы 30.2 и 30.5 групповых управляющих входов 21 устройства подаются единичные сигналы, Кроме того, с входов 29.3 групповых информационных входов устройства в регистры 4 запросов всех каналов 1;( Е 1, ) записывается код текущего состояния (в начале - нулевой код) программы, выполняемой системой, по синхроимпульсу с входа 30.6. По этому же сицхроимиульсу осуществляется установка в нулевое состояние триггера 5 запрета прерывания. При этом нулевой сигнал с выхода триггера 5 разрешает запись запросов на прерыдания в регистр 3.Регистр 2 масок устанавливается в нулевое состояние по сигналу с входа 30.3, По этому же сигналу осуществляется установка в исходное состояние микропроцессора, например, марки 1 ИТЕС 8080 или К 580 ИК 1 многоканальной мажоритарно-резервированной системы.После выполнения указанных операций устройство готово к работе.На групповые входы 22 устройства поступают информационные сигналы, промажоритированные по всем и каналам резервированной системы. Запись кода маски прерываний в регистр 2 осуществляется с входа 292. по сигналу с входа 30.4, который соответствует сигналу цВыдача" микропроцессорной системы на базе процессора К 580 ИК 1.Код маски с выходов регистра 2 поступает на входы блока 12 элементов И, через которые осуществляется фильтрация сигналов запросов на прерывания, поступающих с входов 29.1 запросов. При этом любой незамаскированный сигнал запроса поступа" ет на П -входы регистра 3 запросов.Если в регистре 3 сигналы запросов отсутствуют, то шифратор 9 закрывает блок 19 магистральных элементов, запрещает выработку сигнала подтверждения прерывания через элемент ИЛИ 17 и разрешает выработку сигнала разрешения прерывания на выходе элемента И 14.183854са с входа 30.8 происходит установ 43 50 55 3 12При поступлении сигналов запросов прерывания с выходов блока. 12 элементов И происходит их запоминание в регистре 3. Однако запрос после этого с входов 29.1 не снимается,так как регистр 3 выполнен на триггерах типа "защелка" и запоминание информации в регистре 3 произойдет только после установки триггера 5 в единицу.Информация свыхода 3.1 регистра 3 поступает на входы шифратора 9 запросов, который формирует код прерывания старшего приоритета. Сигналом с выхода 3.2 регистра 3, формируемым при наличии хотя бы одного запроса в регистре, открывается элемент И 13, выходной сигнал которого открывает блок 19 магистральных элементов и разрешает передачу через него на выход 24 канала кода вектора прерывания. Кроме того, разрешается срабатывание элемента И 15 и запрещается вьдача сигнала разрешения с выхода элемента И 14 на выход 25 устройства.Выходной код шифратора 9 поступа- ет также на входы Д схемы 10, где осуществляется его сравнение с кодом текущей программы, записанным в регистр 4. Если код с выхода Д шифратора,9 больше кода с выхода Ь регистра 4, то с выхода схемы 10 выдается сигнал, который через элемент ИЛИ 17 и открытый элемент И 15 поступает на П-вход триггера 7.Если же код на входе А схемы 10 меньше .или равен коду на входе В, то на выходе схемы 10 сигнал отсутст. вует.Тогда сигнал подтверждения прерывания может быть выработан только в том случае, если в четвертый разряд регистра 4 по входу 30.5 будет записан нуль,так как инверсный выход этого разряда через элемент ИЛИ 17 функционально эквивалентен выходу схемы 10.сПри наличии сигнала на выходе схемы 10 с поступлением разрешающего сигнала с входа 30.7 и синхроимпульса с входа 30.8 осуществляется запись единицы в триггер 7. Сигнал с единичного выхода триггера 7 через элемент 20 поступает на вход триггера 5, который устанавливается в единицу. При этом разрешается прием новых сигналов запросов в регистр 3 и подготавливается триг-гер 7 к сбросу в нулевое состояние. Поэтому с приходом очередного импуль. 10 15 20 25 ЗО 35 40 ка триггера 7 в нулевое состояние, Таким образом, длительность существования сигнала на выходе триггера 7 определяется периодом следования импульсов с входа 30.8.Формирователь 20 формирует единичный импульс на выходе 26 после установки триггера 7 в единичное состояние.Для того, чтобы исключить возможность двойного прерывания по одному и тому же запросу, а также прерывания по запросам младших приоритетов относительно обрабатываемого, необходимо после обработки сигнала прерывания, формируемого с выходов 28 каналов, код программы обработки 1запроса записать в регистр 4 состояния аналогично описанному.Если в этом нет необходимости, то в регистр 4 записывается нулевой код по сигналу с входа 30.6. В результате этого снова устанавливается в-нуль триггер 5 и осуществляется подготовка устройства к приему очередного запроса на прерывание.После формирования сигналов прерывания на выходах 26 каналов они поступают на соответствующие входы 32 -321, . каждого из остальных. каналов.В каждом канале сигналы прерываний от остальных каналов поступают на 0-входы соответствующих триггеров 6 -6 1 и на первые входы соответствующих элементов И 16 - 16, При отсутствии отказов каналов сигналы с входов 32, -32, поступают вне синхроимпульса, предназначенного для выявления ложной вьдачи сигнала прерывания, с входа 31.1. Поэтому триггеры 6 -6,сигналами с нулевых выходов открывают элементы И 16 -16. Такимобразом, выходнои сигнал канала свыхода формирователя 20 или остальных каналов с выходов элементовИ 16 -16 через элемент ИЛИ 18поступают на П-вход триггера 8. Посигналу синхроимпульса опроса прерывания с входа 31.2 происходитустановка триггера 8 в единичноесостояниеСигнал с единичноговыхода триггера 8 через выход 27канала поступает на соответствующиевходы группы входов 33 -33, 1 каждого из остальных каналов и далеена входы мажоритарного элемента 11, 1218385Иажоритарный элемент 11 срабатывает при наличии в большинстве каналов сигналов прерывания и вьгдает навыход 28 устройства сигнал прерыванияв соответствующий канал системы.Б случае возникновения отка"за, связанного с зависанием" каналов, сигнал прерывания от такогоканала обнаруживается в момент пода Очи синхроимпульса с входа 31.1, покоторому соответствующий триггериз группы триггеров 6.-6, уста"навливается в единицу и блокирует.прохождение этого сигнала черезсоответствующий элемент И группыэлементов И 16 г -1 бг 1.Тегг самым обеспечивается защитаустройства от сигналов прерываний,поступающих из отказавших каналов,которые могли бы вызвать рассинхронизацию каналов мажоритарно-резервированной системы.Гггбота устройства прекращаетсяс прекращением подачи управляющихсигналов с входов 21,20 формула изобретения Устройство для прерывания резервированной вычислительной системы,содержащее первый канал, включающийрегистр маски, регистр запросов, ре-,гистр текущего состояния, триггерзапрета прерываний, первый триггер35прерывания, шифратор приоритета,схему сравнения, блок элементов И,первый, второй и третий элементы И,первый элемент ИЛИ, блок магистральных элементов и формирователь им 40пульсов, причем первые группы управляющих и информационных входовустройства соединены с группамиодноименных входов канала, первый. разрешающий вход, первые входы45приведеггия в рабочее состояние иустановки в О, вход записи кодамаски, второй вход приведения врабочее состояние, вход сброса,второй разрешающий вход и второйвход установки в 0 , группы управ50ляющих входов канала соединеныс группой инверсных входов первогоэлемента И, первым прямым входомпервого элемента И, входом сбросарегистра маски, входом синхронизации регистра маски, входом разрешения регистра текущего состояния,входами синхронизации регистра текущего состояния и триггера запрета прерываний, первым входом второго элемента И и входом синхронизации первого триггера прерываниясоответственно, первая, вторая итретья подгруппы разрядов группыинформационных входов канала соединены соответственно с первой группойвходов блока элементов И, группойинформационных входов регистра маски и группой информационных входоврегистра текущего состояния, группавыходов которого соединена с первойгруппой входов схемы сравнения, груп.па выходов регистра маски соединенас второй группой входов блока элементов И, выходы которого соединеныс группой информационных входоврегистра запросов, группа выходоврегистра запросов соединена сгруппой входов шифратора приоритета, группа выходов которого соединена с второй группой входов схемысравнения и с группой информационных .входов блока магистральныхэлементов, выход первого элементаИ соединен с входом разрешенияблока магистральных элементов, инверсный выход регистра текущегосостояния соединен с первыми входами первого элемента ИЛИ и третьегоэлемента И, информационный входтриггера запрета прерываний соединенс шиной нулевого потенциала устройства, единичный выход триггера запрета прерываний соединен с входомразрешения регистра запросов иинверсным входом второго элемента И, выход схемы сравнения соединенс вторым входом первого элементаИЛИ, выход которого соединен свторым прямым входом второго элемента И, первый вход приведенияв рабочее состояние группы управлягощих входов канала соединен свторым прямым входом третьего элемента И и третьим прямым входомвторого элемента И, выход регистразапросов соединен с вторым прямымвходом первого элемента И, инверсным входом третьего элемента И ичетвертым прямым .входом, второгоэлемента И, выход которого соединен с информационным входом первоготриггера прерывания, единичныйвыход первого триггера прерываниячерез формирователь импульсовсоединен с инверсным единичнымвходом триггера запрета прерываний, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы,. в него дополнительно введеныИ -1 ( и -число запросов) каналов и в каждый канал дополнительно введены группа триггеров запрета прерываний. второй триггер преры-, вания, мажоритарный элемент, группа элементов И и. второй элемент ИЛИ, причем инверсный выход каждого из триггеров запрета прерываний группы соединен с первым входомфсоответствующего элемента И группы, а информационный вход - с вторым входом соответствующего элемента И группы и соответствующим входом группы входов прерывания канала, синхронизирующий вход каждого из триггеров запрета прерываний группы соединен с входомпервого разряда группы синхронизирующих входов устройства, вход второго разряда группы синхронизирующих входов устройства соединен с одноименным входом второго триггера прерывания, информационный и нулевой установочный входы которого соединены соответственно с выходом второго элемента ИЛИ н входом подтверждения прерывания группы управляющих входов канапа,выходы элементов И группы соединены с соответствующими входамивторого элемента ИЛИ, выход второ.го триггера прерывания соеди.нмен с первым входом мажоритарного1 влемента, остальные входы которого 10 соединены с соответствующими входамигруппы входов подтверждения прерывания канала, выход формирователясоединен о соответствующим входомвторого элемента ИЛИ, группа выходовблока магистральных элементов и выход третьего элемента И в каждомканале являются соответственногруппой выходов вектора прерыванияи выходом разрешения прерывания уст О ройства, выход мажоритарного элемента в каждом канале является выходомпрерывания устройства, выход формирователя импульсов является выходом прерывания канала, выход второго 2 триггера прерывания является выходомподтверждения прерывания канала, выходы прерывания и подтверждения прерывания каждого канала соединеныс соответствующими входами одноименных группвходов каждого из остальных каналов,