Способ определения входного сопротивления усилителя заряда и устройство для его осуществления
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1205060
Автор: Есаулов
Текст
(51)4 Г 01 К 27/00 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИД":ТЕПЬСТВУ ГОСУДРСТВЕННЬЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) СПОСОБ ОПРЕДЕЛЕНИЯ ВХОДНОГО СОПРОТИВЛЕНИЯ УСИЛИТЕЛЯ ЗАРЯДА И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение касается измерения и контроля параметров измерительных преобразований малых токов и зарядов. Цель изобретения - повышение точности измерения - достигается путем устранения погрешностей измерения, обусловленных входными токами смещения и напряжением смещения 80120506 нуля усилителя заряда (УЗ) . Способпредусматривает дифференцированиевыходного сигнала УЗ с помощьюдифференцирующей цепи с заданнойпостоянной времени. Последующее интегрирование полученного сигналаформирует на выходе интеграторауровень напряжения, равный уровнюпомех на выходе УЗ при его работев течение заданного интервала времени. При интегрировании выходныхсигналов УЗ во втором временном интервале с помощью интегратора производится компенсация напряжения помехи. Выходной сигнал интеграторабудет при этом пропорционален выходному напряжению УЗ, В описанииизобретения приводятся функциональная схема устройства, реализующегоданный способ, и временные диаграммы, поясняющие его работу, 2 с,пф-лы, 2 ил.Изоб 1 етение относится к измерительной технике, в частности к измерению и контролю параметров измерительных преобразований малых токови зарядов,1 ел.ю изобретения является повышение точности измерения путемустранения погрешностей измерения,обусловленных входными токами смещения и напряжением смещения нуляусилителя заряда.На фиг.1 приведена функциональная схема устройства, осуществляющего предлагаемый способ, на фиг.2временная диаграмма его работы.Устройство содержит усилитель 1заряда, в общем случае включающийэлектрометрический усилитель 2, интегрирующии конденсатор 3 и разрядный ключ 4, вход управления которого подключен к входу Сброс усилителя 1 заряда, аналоговый инвертор 5,первый Ь, второй 7, третий 8, четвертьй 9, пятый 10, шестой 11 и11 седьмой 12 аналогавье ключи, каждыйиз которых имеет по два информационных вывода и вход управления, первый13, второй 14 и третий 15 конденсаторы, дополнительный резистор 1 Ь,операционный усилитель 17, компаратор 18, КБ -триггер 19, источник20 фиксированной ЭДС, формирователь21 временных интервалов, резистор22, подключенный к неинвертирующему входу электрометрического усилителя 2, логический элемент ИЛИ 23и блок 24 выделения заднего фронтаимпульса, при этом первый информационный вывод разрядного ключа 4и первая обкладка интегрирующегоконденсатора 3 подключены к инвер-.тирующему входу электрометрическогоусилителя 2, являющемуся входом усилителя 1. К выходу усилителя 2 подКлючены второй информационныйвывод разрядного ключа 4, вторая обкладка интегрирующего конденсатора3, вход аналогового инвертора 5 ипервый информационный вывод аналоговогс ключа б, К первой обкладке конденсатора 13 подключены вторые информационные выводы аналоговыхключей б и 7. Выход инвертора 5подключен к первому информационному выводу аналогового ключа 8. Вторые информационные выводы аналоговых ключеи 8 и 9 подключены к первойобкладке конденсатора 14, Первьгй информационный вывод ключа 12, первая обкладка конденсатора 15, вторые обкладки конденсаторов 13 и 14 и первый вывод дополнительного резистора 1 б подключены к:нвертирующему входу операционного усилителя 17, выход которого соединен с неинвертирукщим входом компаратора 18, выход которогоподключен к первому входу элемента 23 ИЛИ, Нервые информационные выводы аналоговых ключей 10 и 11 подключены к выходу источника 20 фиксированной,");1 С, а их вторые информационне выводы - соответственно к неинвертирующему входу усилителя 2 и второму выводу дополнительнога резистора 1 б Вход формирователя 21 зременньгх ип;ервалов подключен к шине Пуск устройства. К выходу первого канала дормирователя 21 подклкчеы вход "Сброс" усилителя 1 зэ.ряда, вход управленияаналоговых ключей 7, 9 и 12 и второй вход логического элемента 1 ПИ 23,выход которого соединен с В.-входомК-триггера 19, К выхсду второгоканала формирователя 21 подключенвход управления аналогового ключа б, Входы управления аналоговых ключей 10 и 11 соединены с вьходом третьего канала формирователя 21. К выходу четвертого канала формирователя 21 подклкчены вход управления ключа 11 и вход блока 24 выделения заднего фронта импульса выход которого соединен с Б -входом К 8 -триггера 19.Второй вывод резистора 22, неинвертирующий вход операционного усилителя 17, первые информационные выводы аналоговых ключей 7 и 9 и инвертирующий вход компаратора 18 подключены к общей шин устройства.Сущность способа определечия , входного сопротивления усжителя заряда заключается в том, что дифференцирование выходного сигнала усилителя заряда, обусловленного токами смещения и напряжением смещения нуля усилителя с помощью дифференцирующей цепи с заданной постоянной времени, а затем интегрирование полученного сигнала позволяетполучить на выход,. интегратора уровень напряжения, равный у;-ов.ю помехи на выходе усилителя при его работе в течение заданного интервала времени. Таким образом, при ин 1205060тегрировании выходных сигналов усилителя заряда на втором временноминтервале с помощью интеграторапроизводится компенсация напряженияпомехи, так как длительности первого и второго интервалов времениравны между собой. Выходной сигналинтегратора при этом пропорционален выходному напряжению усилителя,обусловленному преобразованием тока,протекающего через входное сопротивление усилителя,Подключение на втором заданноминтервале времени источника Фиксированной ЭДС к неинвертирующемувходу усилителя заряда позволяетполучить на выходе усилителя ток,пропорциональный его входному сопротивлению. Инвертирование выходногонапряжения усилителя заряда позволяет компенсировать напряжениепомехи усилителя заряда, так какв этом случае производится интегри-,рование помехи в течение равныхинтервалов времени, но с противо 25положными знаками. Интегрированиевеличины Фиксированной ЭДС с заданной постоянной времени интеграторав течение интервала времени до момента времени, когда выходное напря- ЗОжение интегратора становится равнымнулю, позволяет осуществить преобразование входного тока усилителя заряда, проинтегрированного в течение второго заданного интервала времени во временной интервал, который.может быть точно измерен,Устройство для определения входного сопротивления усилителя зарядаработает следующим образом (Фиг,1и 2),До начала измерений, т.е. до по-ступления сигнала управления по шине "Пуск" на вход управления Формирователя 21 временных интервалов, 45все ключи 4,6,7,8,9,10,11 и 12 находятся в разомкнутом состоянии.На выходе электрометрического усилителя 2 - напряжение Оэм котороеопределяется напряжением смещения 50нуля усилителя и набросом зарядав момент включения напряжения питания схемы, а на выходе аналоговогоинвертора 5 - напряжение 0 . Навыходе операционного усилителя 17 - 55начальный уровень. напряжения, определяемый напряжением смещения нуляусилителя 17. Компаратор 18 находит ся в состоянии логического нуля или логической единицы в зависимости от уровня и полярности напряжения на его неинвертирующем входе относительно общей шины, При запуске.устройства на выходе первого канала Формирователя 21 появляется сигнал низкого уровня, длительность которого достаточна для того, чтобы в схеме устройства закончились переходные процессы (интервал времени 11 в 1 ). Этим сигналом ключи 4,7,9,и 12 переводятся в замкнутое состояние, и происходит разряд конденсаторов 3, 13, 14 и 15 Затем Формируется сигнал на выходе второго канала Формирователя 21 (второй интервал времени 1 -1), При этом ключи 4, 7, 9 и 12 размыкаются, а ключ б замыкается. Выходное напря-. жение усилителя 1 заряда определяется при этом его напряжением смещения нуля О,током смещения 3 сн сопротивлением утечки соединитель-, ного кабеля К и сопротивлением утечки К входной цепи усилителя. Влияние напряжения смещения нуля Ц, тока смещения нуля)0, сопротивлений утечки можно смоделиронать цепью, состоящей из источника приведенной эквивалентной ЭДС и приведенного сопротивления Й , прйчемкэ= кН чЕ = асмо ф ЗемоЭВыходное напряжение усилителя 1 заряда при отсутствии входных сигна лов в конце второго интервала времени, задаваемого Формирователем 21, определяется по ФормулеИзЕэТОму я-сЕээ зэСзхгде Т - длительность второго интервала времени;С- величина емкости интегрирующего конденсатора 3.Выходное напряжение 0 операционного усилителя 17 н конце второго интервала времени определяется значениями емкостей конденсаторон 3, 13 и 15у 1 эТЕ 1 к,сс,(9)сзтх Таким образом, в конце второго интервала времени на выходе операционного усилителя 17 - напряжение, пропорциональное дрейфу усилителя 1 заряда за время Т с обратным знаком. По окончании второго временного интервала на выходе третьего канала формирователя 21 Формируется третий интервал времени ь + причем его длительность равна предьдущему, второму, интервалу. Сигналы управления поступают на аналоговые ключи 8 и 10, которые замыкаются, ключ б размыкается. Выходное напряжение Цусилителя 1 заряда в конце третьего интервала времени определяется по формуле) 1 ГИЕср+ Е зюч.,с 5 Ез = , Т+О (ь)3 где Е э - величина напряжения эквивалентной ЭДС,- величина напряжения источника Фиксированной ЭДС.Выходное напряжение Оэ операционного усилителя 17 с учетом инверти- рования выходного напряжения усилителя 1 заряда инвертором 5 в конце . третьего интервала времени определяется как разность напряжений О по Формуле (2) и )по Формуле (3)мус учетом величийы емкостей конденсаторов 14 и 15 1) Ст Еэ СТЕю СТЕ.оэ(4) Компаратор 18 вследствие нали" чия на его неинвертирующем входе положительного напряжения относительно общей шины находится в состоянии логической единицы, т,е. на входе й В-триггера 19 - высокий уровень сигнала, Триггер 19 находится в нулевом состоянии, так как ранее на первом такте он был сбро-. шен сигналом установки в ноль, который поступил на Й -вход с выхода элемента ИЛИ 23.По окончании третьего временного интервала размыкаются ключи 8 и 10,а на выходе четвертого канала формирователя 21 появляется прямоугольныйимпульс низкого уровня, т.е. задний фронт сигнала высокого уровня(фиг,2,г). Задним Фронтом импульсавысокого уровня запускается блок24 выделения заднего Фронта импуль,са, выходной сигнал которого переводит триггер 19 в состояние логичес кой единицы (Фиг,2 и), В течениечетвертого такта замкнут ключ 11, аостальные ключи разомкнуты. Происходит разряд конденсатора 15 током 1 р =ЕФ/Я . Выходное напряжение операционного усилителя 17 в течениечетвертого такта описывается Форму- лой 520 ) э с 15 с 3 6 с 151 ( При достижении выходным напряжением Ооперационного усилителя(Ч17 на четвертом временном интервале 25 уровня, при котором компаратор 18вырабатывает сигнал логического нуля, триггер 19 перебрасывается внулевое состояние. Таким образом,на выходах триггера 19 Формируются ЗО логические сигналы высокого и низкого уровней, соответствующие интервалу времени Т, пропорциональномуискомому сопротивлению К . Действительно, из выражения (б) для момента времени 1: , соответствующегоконцу измерения, следует равенство: Из выражения (7) находим величину эквивалентного входного сопротивления усилителя где Т =В С- постоянная времени ин 16 1тегрирования напряжения источника 20 Фик-,сированной ЭДС.Интервал времени Т обратно 55 пропорционален измеряемому входномусопротивлению и прямо пропорционаленвходной проводимости усилителя 1 заряда.Формула из обре те ни я 1. Способ определения входного сопротивления усилителя заряда, заключающийся в интегрировании тока, протекающего через входное сопротивление усилителя с помощью интегрирующего конденсатора, о т л и ч а ющ и й с я тем, что, с целью повышения точности, производят начальную установку выходного напряжения усилителя заряда, формируют первый заданный интервал времени, в конце которого запоминают величину выходного напряжения усилителя заряда, формируют второй интервал времени, равный первому, и подают на прямой вход усилителя заряда напряжение заданной величины, находят разность между выходными напряжениями в конце первого и второго интервалов времени и производят интегрирование напряжения заданной величины до момента времени, когда найденная разность напряжений и проинтегрированное значение напряжения заданной величины станут равны, и входное сопротивление К усилителя заряда определяют по формуле 1 О 15 О ЗО Т. , 7 С где Т - интервал времени интегрирования напряжения заданной величины, с; 35и - постоянная времени интегрирования, с,х - интервал времени от момента начала интегрированиядо момента времени, когда 40разность напряжений станетравна проинтегрированномузначению напряжения заданной величины, с,С - величина емкости конденсатора цепи обратной связиусилителя заряда, Ф.2, Устройство для определениявходного сопротивления усилителязаряда содержащее усилитель заряда 50и резистор, подключенный к неинвертирующему входу этого усилителя и кобщей шине, о т л и ч а ю щ е е с ятем, что в него дополнительно введены аналоговый инвертор, три конденсатора, семь аналоговых ключей,источник фиксированной ЭДС, дополнительный резистор, операционный усилитель, компаратор, кЯ -триггер, четырехканальный формирователь временных интервалов, двухвходовый логический элемента ИЛИ и блок выделения заднего фронта импульса, к выходу усилителя заряда подключены первый информационный вывод первогоаналогового ключа и вход аналогового инвертора, вторые информационныевыводы первого и второго аналоговых ключей подключены к первой обкладке первого конденсатора, выходинвертора подключен к первому информационному выводу третьего аналогового ключа, вторые .информационные выводы третьего и четвертого аналоговых ключей соединены с первой обкладкой второго конденсатора, вторые обкладки первого и второго конденсаторов, первая обкладка третьего конденсатора, первый информационный вывод седьмого аналоговогоключа и первый вывод дополнительногорезистора подключены к инвертирующему входу операционного усилителя, к выходу которого подключены втораяобкладка третьего конденсатора, второй информационный вывод седьмогоаналогового ключа и неинвертирующийвход компаратора, выход которого подключен к первому входу логического элемента ИЛИ, первые информационные выводы второго и четвертого аналоговых ключей, неинвертирующий вход операционного усилителя и инвертирующий вход компаратора подключены к общей шине, первые информационные выводы пятого и шестого, аналоговых ключей подключены к выходу источника фиксированной ЭДС, ихвторые. информационные выводы подключены соответственно к неинвертирующему входу усилителя заряда и второму выводу дополнительного резистора, вход четырехканального формирователя временных интервалов подключен к шине Пуск устройства, к первому выходу формирователя подключены вход "Сброс" усилителя заряда, входы управления второго, чет вертого и седьмого аналоговых ключейи второй вход логического элементаИЛИ, выход которого соединен свходом Вь -триггера, к второму выходу формирователя подключен вход управления первого аналогового ключа, к третьему выходу формирователя подключены входы управления третье12 Ц 5060 1 Ологового ключаи входблока выделеиия заднего фроптаимпульса,выход которого соединен с 8 -входом 8 Я- триггера. Заказ 8523/47 Тираж 741 Подписное Н Патент" лиал го и пятого аналоговых ключей, а кчетвертому выходу формирователя подключены вход управления шестого ана.Ужгород, ул.Проектная,
СмотретьЗаявка
3746859, 30.05.1984
ПРЕДПРИЯТИЕ ПЯ В-2015
ЕСАУЛОВ АЛЕКСАНДР ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G01R 27/00
Метки: входного, заряда, сопротивления, усилителя
Опубликовано: 15.01.1986
Код ссылки
<a href="https://patents.su/6-1205060-sposob-opredeleniya-vkhodnogo-soprotivleniya-usilitelya-zaryada-i-ustrojjstvo-dlya-ego-osushhestvleniya.html" target="_blank" rel="follow" title="База патентов СССР">Способ определения входного сопротивления усилителя заряда и устройство для его осуществления</a>
Предыдущий патент: Устройство для измерения относительной погрешности резистивных двигателей
Следующий патент: Преобразователь комплексного сопротивления
Случайный патент: Способ определения игристых свойств шампанских вин