Устройство для контроля интегральных схем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) (11) 52 С 06 Г 11/О ТЕ ЕТЕЛЬС 21) 3673789/2 22) 1,5. 12. 83 46) 30.09.85, 72) А.М,Мурта 53) 681. 3 (088 56) Измерение нтегральных с укаса. - М.:326, рис. 8 Тестер Тмышленность",Бюлин8) Р 36В.Ф.Русских етров цифровых од ред. Д.Ю.Эй и связь, 1982,м 2.970,лектронная10, с. 59 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ АВТОРСКОМУ СВ(54)(5.7) УСТРОЙСТВО ДЛЯ КОНТРОЛЯИНТЕГРАЛЬНЫХ СХЕМ, содержащее блокрегистровой памяти, дешифратор команд, индикатор результата контроля,элемент И-ИЛИ, блок порогового сравнения, коммутатор, генератор испытательных воздействий, блок задержки,формирователь сигнала "Пуск", переключатель рода работ, причем группаинформационных выходов дешифраторакоманд является первой группой информационных входов устройства, группа выходов дешифратора команд соединена с группой адресных входов блока,регистровой памяти, первая группаинформационных выходов которого соединена с первой группой входов блокапорогового сравнения, группа выходовкоторого является группой информационных выходов устройства, втораягруппа информационных входов устройства соединена с первой группой информационных входов блока регистровой памяти, вторая группа информационных выходов которого соединена спервой группой информационных входовкоммутатора, вторая группа информа-.ционных входов которого соединена с группои выходов генератора испытательных воздействий, группа входов задания режимов которого соединена с третьей группой информационных выходов блока регистровой памяти, четвертая группа информационных выходов которого соединена с группой задающих входов блока задержки, группа выходов которого соединена с группой синхровходов генератора испытательных воздействий и блока порогового сравнения, входы разрешения сравнения и сброса которого соединены соответственно с первым и втоРым выходаР ми блока задержки, стробирующий вход которого, управляющий вход индикатора результата контроля, стробирующйй вход блока регистровой памяти соединены с первым выходом дешифратора команд и синхронизирующим входом форми-, рователя сигнала ПУСК, выход которого соединен с первым входом элемента И-ИЛИ, выход которого является выходом разрешения передачи информа- ОО ции, второй выход дешифратора команд Ь) соединен со стробирующим входом формирователя сигнала ПУСК, вход режима Я которого соединен с выходом переключателя рода работ, второй и третий .входы элемента И-ИЛИ соединены соот ветственно с третьим и четвертым выходами дешифратора команд, пятый выход которого соединен со стробирующим входом блока порогового сравнения, информационный вход которого соединен с выходом коммутатора, группа информационных входов-выходов которого соединена с группой входов-выходов контролируемой интегральной схемы, группа входов индикатора результата контро1182520 ля является третьей группой информационных входов устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения многократного повторения группы тестов с любого начального адреса с сохранением тестовых условий предыдущих тестов, в него введены имитатор готовности результатов контроля, содержащий формирователь импульсов, три элемента И, три элемента ИЛУ и два триггера, а также блок определения граничных тестов, включающий счетчик тестов, две схемы сравнения, задатчик начального номера теста,. задатчик конечного номера теста, причем счетный и сбросовый входы счетчика тестов соединены соответственно с первым и вторым выходами дешифратора команд, первые группы информационных входов первой и второй схем сравнения соеди- нены соответственно с группами выходов задатчиков начального и конечного номеров тестов, причем группа информационных выходов счетчика тестов соединена с вторыми группами информационных входов первой и второй схем сравнения, первые входь 1 первого и второго элементов И имитатора готовности результатов контроля соединены соответственно с выходами первой и второй схем сравнения блока определения граничных тестов, первые входы , первого и второго элементов ИЛИ имитатора готовности результатов контроля соединены с первым,и вторым выхо 1Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля электрических параметров интегральных схем, 5Цель изобретения в .расширение функциональных возможностей устройства за счет обеспечения многократного повторения группы тестов с любого начального адреса с сохранением тес-10 товых условий предыдущих тестов.На фиг.1 показана структурная схема устройства; на фиг.2 - функцидами дешифратора команд, первый вход третьего элемента ИЛИ имитатора готовности результатов контроля соединен с выходом формирователя сигнала "Пуск,", нулевой вход первого триггера и второй вход первого элемента ИЛИ имитатора. готовности результатов контроля соединены соответственно с выходом переключателя рода работ и пятым выходом дешифратора команд, выходы третьего элемента И и третьего элемента ИЛИ имитатора готовности результатов контроля соединены соответственно с входом блока задерж 1 ки и четвертым входом элемента И-ИЛИ, вход формирователя импуЛьсов имитатора готовности результатов контроля соединен с первым выходом дешифратора команд, выход формирователя импульсов соединен с вторыми входами второго элемента ИЛИ, первого и второго элементов И, выходы которых соединены соответственно со счетным входом второго триггера, третьим и четвертым входами первого элемента ИЛИ, выход которого соединен со счетным входом первого триггера, первый выход которого соединен с нулевым входом второго триггера, выход которого соединен с вторым вхоцом .третьего элемента ИЛИ, второй выход первого триггера соединен с первым входом третьего элемента И, второй вход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с пятым выходом дешифратора команд. ональная схема имитатора готовности результатов контроля.Устройство для контроля интег-, ральных схем содержит блок 1 регистровой памяти, дешифратор 2 команд, индикатор 3 результата контроля, эле. мент И-ИЛИ 4, блок 5 порогового сравнения, коммутатор 6, генераториспытательных воздействий, блок 8 задержки, контролируемую микросхему 9, блок 10 определения граничных тестов, содержащий счетчик тестов 11 две схемы 12 и 13 сравнения, задатчики 14 н 15 начального и конечногономеров теста, формирователь 16 сигнала "Пуск", переключатель 17 родаработ, имитатор 18 готовности результатов контроля.Имитатор 18 готовности результатов контроля (фиг.2) содержит форми-рователь 19 импульсов, элементы И 2022 элементы ИЛИ 23-25, триггеры 26и 27.11 ОБлок 1 регистровой памяти предназначен для хранения команд управленияпрограммно управляемых узлов блока 5порогового сравнения, коммутатора 6,15генератора 7 испытательных воздействий и блока 8 задержки.Дешифратор 2 команд предназначендля преобразования кода адреса, поступающего из ЭВМ в соответствующие20команды управления работой устройст ва.Индикатор 3 результата контроляпредназначен для визуального отображения информации о результатах контроля индикацией сигналов "Норма",Брак (" и "Брак Ъ"Элемент. 4 И-ИЛИ предназначен дляформирования сигнала готовности устройства к связи с ЭВМ.Блок 5 порогового сравнения предназначен для измерения и преобразования контролируемого параметра в удобную для сравнения с граничными значе-ниями форму с последующим сравнениемс граничными значениями и передачи в 35ЭВМ результата сравнения.Коммутатор 6 предназначен для коммутации контактов контролируемой мик росхемы, 9 таким образом, что входные контакты подключаются к генерато. 40ру 7 испытательных воздействий, авыходные контакты подключаются к входам блока 5 порогового сравнения.Генератор 7 испытательных воздействий предназначен для подачи стимулирующих сигналов на входы контролируемой микросхемы 9,Блок 8 задержки предназначен дляформирования сигналов включения-выключения блока 5 порогового сравнения и генератора 7 испытательных воз-действий,Блок 10 определения граничных тестов предназначен для подсчета счетчиком тестов 11 количества тестов и выдачи сигналов начала и конца испытаний схемами сравнения 12 и 13 призадании номеров теста эадатчиками 14 и 15 начального и конечного номеровтеста.формирователь 16 сигнала "Пуск"формирует сигнал управления .элементом4 И-ИЛИ и имитатором 18 готовности результатов контроля. Переключатель 17 рода работ предназначен для переключения устройства нз режима "Работа" в режим "Имитация".Иьятатор 18 готовности результатов контроля предназначен для обеспечения многократного повторения циклаиспытаний контролируемой микросхемы9 путем повторения группы тестов слюбым количеством тестов.Устройство работает следующим образом.После подачи питания в устройствеформируется сигнал "Сброс", по которому все регистры и счетчики обнуляются, а триггеры устанавливаются висходное состояние. После пуска с начального адреса рабочей программы ЭВМ периодически опрашивает готов-, ность устройства, посыпая на дешк 9 ратор 2 код команды К 1-опрос готовностиустройства к обмену информацией с ЭВМ. Команда К 1 поступает в элемент 4 И-ИПИ и, получив сигнал "Пуск" от формирователя 16 сигнала "Пуск", элемент 4 И-ИЛИ посылает в ЭВМ признак готовности, ЭВМ, получив признак готОвности, начинает передавать тестовые условия на первый тест в виде цифровых кодов в блок 1 ре гистуовой памяти. Синхронизация передачи из ЭВМ в блок 1 регистровой памяти осуществляется посылкой соответствующих кодов на дешифратор 2 команд. С выходов соответствующих регистров блока 1 регистровой памяти командная информация поступает в блок 5 порогового сравнения, коммутатор 6, генератор 7 испытательных воздействий и.в блок 8 задержки.После окончания передачи тестовых .условий на 1-й тест ЭВМ выдает код команды К 2, сигнализирующей об окончании передачи тестовых условий.Дальнейшая работа зависит от положения переключателя 17 рода работ. Если последний установлен в положение "Работа" (1), триггер 26 по входу Й установлен в нулевое состояние и не переключается при воздействии сигналов по входу С . Так как триггер на-. ходится в нулевом состоянии, то эле-. мент И 21 разрешен по второму входуи команда К 2 проходит на первый входимитатора 18 готовности. Команда К 2через элемент ИЛИ 23 поступает такжена счегный вход триггера 27, но триггер своего состояния не меняет, т.к.установлен в "0" низким уровнем сединичного выхода триггера 26, исигнал "Результат готов" на второмвыходе имитатора 18 готовности результаТов контроля не формируется.Тогда команда КЗ, периодически посылаемая из ЭВМ в устройство после передачи команды К 2; проходит черезэлемент И-ИЛИ 4 в ЭВМ в качествесигнала готовности результата контроля, ЭВМ, приняв сигнал готовностирезультата,.выдает в устройство кодкоманды К 4, по которой результат 10 15 контроля из блока 5 порогового срав нения передается в ЭВМ для запоминания. Приняв результат испытаний ао первому тесту, ЭВМ вьщает исходные данные на 2-й тест. Далее процесс25 повторяется, как. было описано выше.Таким образом, испытания продолжаются до последнего теста. После приема результата испытаний по последнему тесту ЭВМ вьщает в индикатор 3 результата контроля обобщенный результат контроля по всем тестам,при этом если хотя бы в одном тесте был ,брак, то передается признак брака, если ни в одном тесте брака не было,30 то .передается признак годности, После передачи результата испытаний ЭВМвыдает код команды К 5 "Конец цикла"и повторный запуск устройства можетбыть осуществлен только при нажатии кнопки "Пуск". Таким образом, н режи ме однократного повторения тестов (режим "Работа" ) длительность тестов определяется суммарным временем ;1 формирования тестовых условий, а так же времени задержки контроля, а длительность цикла контроля будет равна , МФ, где Ф- общее количество тестов контроля.Рассмотрим работу устройства в режиме "Имитация", т.е. когда переключатель 17 рода работ находится в положении 11. В этом режиме на входе триггера 26 имитатора 18 готовности результатов контроля устанавливается высокий уровень "1" и триггер 26 на ходится в режиме счета по входу С При нажатии кнопки "Пуск" в формиро,вателе 16 сигнала "Пуск" сигнал по" ступает через элемент И 20 на счетныйвход триггера 27 и устанавливает егопо переднему фрочту в единнчное состояние. Высокий уровень с единичноговыхода триггера 26 устанавливает повходу К триггер 27 в режим счета, анизкий уровень с нулевогб входа запрещает элемент Ъ 1 22 по первому входу,Одновременно сигнал "Пуск" с формирователя 16 переводит ЭВМ в режим передачи исходных данных аналогично описанному выше. После передачи исходныхданных на первый тест ЭВМ выдает вустройство код команды К 2, по которойтриггер 27 устанавливается в единицу,Высокий уровень с единичного выходатриггера 27 проходит через элемент ИЛИ25 в качестве сигнала готовности результата. После выдачи кода командыК 2 ЭВМ переходит в режим опроса-го"товности результата контроля, периодически посыпая в устройство код команды КЗ. Так как результат готови появляется сразу же после выдачикода команды К 2, то первая же команда К 3 поступает в ЭВМ. После приемасигнала готовности результата ЭВМвыдает код команды К 4, по которойпринимает результат испытанийна М -мтесте. По заднему фронту команды К 4 .с формирователя 19 через подготовленный элемент И 20 и элемент ИЛИ 24:элемент И 22 запрещается низким уровнем с.выхода "0" триггера 26, а триггер 27 высоким уровнем с выхода "1"триггера 26 устанавливается в режимсчета. Далее работа устройства допоследнего теста (конца цикла) проходит также, как и с 1-го по-йтест. По окончании цикла ЭВМ вьщаетв устройство код команды К 5, по которой в блоке 18 через элемент ИЛИ 24триггер 26 устанавливается в нулевоесостояние, счетчик 11, блок 1 реги"т"ровой памяти также обнуляются. Посигналу "Пуск" начинается новыйцикл испытаний, а по переднему фронту указанного сигнала триггер 26устанавливается в "1". Таким образом,в режиме "Имитация" суммарная длительностьтестов с 1-го по -йи с О +1-го по М-й определяется скоростью передачи исходных данных наЭВМ в устройство и составляет единицы микросекунд. Длительность тестовв режиме однократного повторениятестов, а длительность цикла испытаний приблизительно,Ф (8-1.-1), Таккакобычно составляет десятки исотни миллисекунд, то величиной 7пренебрегаеМ. Таким образом, введением имитатора 18 готовности результатов контроля блока .10 определения граничных тестов и новых связей достигнута возможность многократного повторения групг:л тестов с любым количеством тестовТак как номера начального и конечного тестов, подлежащих повторению с проведением операции контроля микросхемы 9; задаются с помощью переключателей, то могут быть при необходимости изменены. Такая необходимость возникает при отладке прог раммы контроля микросхемы для тщательного изучения переходных процессов последовательно на всех тестах и на всех выходах микросхемы 9,1182520 Составитель Ю.Выговскийор М.Циткина Техред,С.Мигунова Корректор Л.Вески аказ 6108/48 аж еВНИИПИ арпо д эо кр113035,я ал ППП "Патент", г.ужгород, ул.Проектная,Тир Госуд елам и Москва