Устройство для оценки дисперсии распределения сигнала

(56) Патент США Иф 3633108,кл. Н 04 В 1/10, 1972,Авторское свидетельство СССРВ 543159, кл. Н 04 В 1/10, 1974.(54)(57) УСТРОЙСТВО ДЛЯ ОЦЕНКИ ДИСПЕРСИИ РАСПРЕДЕЛЕНИЯ СИГНАЛА, содержащее генератор тактовых импульсов,последовательно соединенные блок,пороговых элементов, вход которогоявляется входом устройства, блок логической обработки и блок элементовИ, регулятор ширины зоны уровня сигнала, выход которого является выходом устройства, о т л и ч а ю щ е -е с я тем, что, с целью повышенияточности, в него введены последова-,тельно соединенные решающий блок и блок вычитания, обьединенные входыкоторых соединены с входом блокапороговых элементов, коммутатор иблок усреднения, выполненный в видепоследовательно соединенных квадратора, вход которого соединен с выходом коммутатора, сумматора, второйвход которого соединен с выходом ге"нератора тактовых импульсов, дополнительного блока вычитания, интегратора и блока памяти, второй вход ивыход которого соединены соответственно с выходом генератора тактовыхимпульсов и вторым входом дополнительного блока вычитания, выходблока памяти подключен к входу регулятора ширины зоны уровня сигнала,выход генератора тактовых импульсовк управлянш(ему входу коммутатора,информационный вход которого соединен с выходом блока элементов И, второй вход которого соединен с выходомблока вычитания.Изобретение относится к техникеэлектросвязи и может использоваться,для оценки качества сигнала дис,кретной информации.Цель изобретения - повьппение точности.На фиг.1 представлена структурная электрическая схема предложенного устройства; на фиг.2 - вариантвыполнения решающего блока; нафиг.3 - вариант выполнения блокапороговых элементов; на фиг.4 - вариант выполнения блока логическойобработки; на фиг,5 - вариант выполнения блока элеметов И. 5Устройство для оценки дисперсиираспределения сигнала содержит вход1, решающий блок 2, блок 3 вычитания,блок 4 пороговых элементов, блок 5логической обработки, блок 6 элементов И, коммутатор 7, блок 8 усреднения, состоящий из квадратора 9, сумматора 10, дополнительного блока 11вычитания, интегратора 12 и блока 13памяти, регулятор 14 ширинызЬны уровня сигнала, генератор 15 тактовых им- .пульсов.Решающий блок (фиг.2) содержит блок16 выделения "1", блок 1 выделения"3". и элемент ИЛИ 18, 30Блок пороговых элементов (фиг. 3),содержит четыре пороговых элемента19-22,Блок логической обработки (фиг.4)содержит два элемента НЕ 23 и 24.и З 5два элемента ИЛИ 25 и 26.Блок элементов И (фиг.5) содержитдва элемента И 27 и 28.Устройство работает следующим образом. 40Предложенное устройство осуществляет .оценку качества многопозиционного сигнала, принимаемого посредствомдвух демодуляторов, осуществляющихдемодуляцию спомощью двухортогональных когерентных колебаний В и.В качестве критерия оценки 9 используется величина дисперсии ошибки Р (е):В = Р (е) = М(е ") - М (е), (1)где М - математическое движение; 50е - вектор ошибки;Р - дисперсия.Поскольку М (е) = О, так как оценкаявляется несмещенной, то выражение(1) преобразуется в55О = Р (е) = М (е ), (2)Учитывая, что каждая из проекций е 1,и е вектора сигнала ошибки е на коФ герентные колебания В и ц, являются независимыми случайными величинами, можно записать:О. =М(еф")=М(е)+М(е)=М(е еа). (3) Величина Ю может быть вычислена на основе рекуррентного алгоритма:(пМ =фа+ (8 - е ,), (4) где о - коэффициент интеграции;е 1 1= ап 1- а 1 1ад, , а , - величины принимаемо- . го и эталонного значений вектора сигнала.Многоуровневый многопозиционный сигнал, оцениваемый по двум ортогональным подканалам Я и Я, поступает на объединенные входы решающего блока 2, блока 3 вычитания и блока 4 пороговых элементов, соединенные с входом 1 устройства. С помощью решающего блока 2 и блока 3 вычитания определяется величина отклонения сигнала от эталонных значений в каждом из подканалов - сигналы ошибки е и е. С целью повышения точности оценки в предложенном устройстве используются сигналы ошибки только в том случае, когда принимаемый сигнал превышает максимальный эталонный уро- . вень.Для ограничения зоны использования ошибок в предложенном устройстве служат три блока: блок 4 пороговых элементов, блок 5 логической обработки и блок 6 элементов И (фиг,1), Блок 4 пороговых элементов фиксирует превьппение сигналом максимального по. абсолютной величине эталонного уровня положительного или отрица" тельного)для каждого подканала. Сигналы, свидетельствующие о превьппении, с выхода блока 4 пороговых элементов поступают на вход блока 5 логической обработки. На выходе блока 5 формируются объединенные сигналы (для каждого подканала), которые затем поступают на входы блока 6 элементов И. На другие два входа блока 6 элементов И поступают сигналы е и ее, от блока 3 вычитания. Если входной сигнал по модулю меньше максимального эталонного уровня, сигналы ошибок на выходе блока 6 элементов И отсутствуют, т.е. на выходе блока б формируются сигналы, соответствующие логическому "О". Далее сигналы е и е поступают на коммутатор 7, который посредством тактовых серий, выраба3 11779 тываемых генератором 15, разделяет эти сигналы по времени. Для повышения тоАности оценки качества сигнала служит блок 8 усреднения, вычисляющий дисперсию ошибок в соответствии с выражениями (3) и (4). Реализация указанного алгоритма вычисления дисперсии распределения сигнала в блоке 8 осуществляется квадратором 9, сумматором 10, дополнитель ным блоком 11 вычитания, интегратором 12 и блоком 13 памяти. Сигнал с выхода блока 8 усреднения поступает на вход регулятора 14,. служащего для отображения визуального , 15 качества анализируемого сигнала.Реализация решающего блока 2 (фиг.2) зависит от типа анализируемых сигналов. В задачу решающего блока 2 входит выделение. соответст- щ 0 вия анализируемого сигнала а эталонному значению 4 . Под соответствием понимается близость.(в смысле расстояния) между а и. В данном случае а в каждом подканале В и О , 25 могут принимать значения + 1 и + 3 Из соображений минимума расстояния до эталона можно составить следующие выражения соответствия1 а 12 ьа= 1302а 1 Ф 1 а = 3, . (5) причем: здп Й зяп а;1Выполнение логических условий согласно первому и второму уравнению выражения (5) осуществляется в блоке 35 16 выделения "1" и в блоке 17 выделения "3" соответственно, входящих в состав решающего блока 2 (фиг.2). Традиционно значение символа а представляется двоичным числом моду ля со знаком, Тогда уравнения выражения (5) можно переписать следующим образом:1=а 1 ала"= 34 Ь а+ а = 1. (6) 45Таким образом, реализация блоков 16 и 17 может быть выполнена, используя выражения (5) или (6). Причем в выражении (6) приняты следующие обозначения: а и а - первый (старший) 50 и второй двоичный разряды числа а; а - инверсия двоичного числа а 1 Выделенное эталонное кодовое число а получается как объединение на элементе ИЛИ 18 всех возможных сигналов. Следует иметь в виду, что на . фиг,2 представлен пример реализации формирования сигнала а только поф) 4одному подканалу, При формировании сигнала а по двум подканалам число блоков 16 и 17 и элемента ИЛИ 18 удваивается.Блок 4 пороговых элементов состоит из четырех пороговых элементов: первого 19 и второго 20, анализирующих входной сигнал по подканалу В, и третьего 21 и четвертого 22, анализирующих входной сигнал по подканалу Я (фиг.3). Каждый из пороговых элементов фиксирует превышение входным сигналом максимального эталонного значения. При этом пороговые элементы 19 и 21 фиксируют превьппение положительным входным сигналом, а пороговые элементы 20 и 22 - отрицательным. Каждый из пороговых элементов 19-22 может быть реализован на основании выражения:а 1+ аа а = 1 (7)Блок 5 логической обработки осуществляет. объединение сигналов (фиг4), отображающих превышение входным сигналом положительного и отрицательного максимального эталонного значений в каждом из подканалов, элемент НЕ 23 и элемент ИПИ 25 объединяют сигналы превьппения в подканале В, элемент НЕ 24 и элемент ИЛИ 26 - в подканале Я (фиг.4). Таким образом, на выходе блока 5 раздельно, но одновременно, для каждого подканала формируется сигнал, например, в виде логической "1" только в том случае, когда модуль величины входного сигнала превышает максимальный эталонный уровень. Каждый из элементов И 27 и 28 блока 6 (фиг.5) при дискретной реализации устройства состоит из набора элементов И, число которых равно числу разрядов в кодовом числе еп или е. При этом сигналы е и е формируются в блоке 6 в соответствии с выражением9, леу, = а - .ал"е 9= аф - аф (8)Рассмотрим функционирование, на-. пример, элемента И 27 для подканала В (функционирование элемента И 28 для подканала Я осуществляется ана-. логично), На вход каждого иэ элементов И поступает сигнал соответствующего разряда кодового числа е, На объединенные вторые входы каждого элемента И поступает управляющий сигнал от блока 5, При превьппениивходным сигналом по подканалу Нмаксимального значения (эталонного)от блока 5 поступает сигнал в виделогической "1" и на выходе блока 6формирует сигнал е. При отсутствиипревышения входным сигналом по подканалу В максимального эталонногоуровня на выходе блока 5 формирует"ся сигнал в виде логического "0".В этом случае на выходе блока 6формируется сигнал в виде логического "0", т.е. сигнал ошибки ев дальнейшем не анализируется. На вход коммутатора 7 поступают одновременно два сигнала е и еа. С целью упрощения реализации блока 8 коммутатор 7 по тактовым сигналам генератора 15 осуществляет коммутацию сначала сигнала е, а затем ед на вход блока 8, т.е. переводит ихиз параллельной формы записи в последовательную. Тактовая последовательность, формируемая генератором15, имеет частоту поступления сигнала на вход 1 устройства. В соответствии с выражением (3) необходимо вычислить квадраты сигналов ошибки е 1 О и е. Эта операция осуществляется вквадраторе 9, выполненном, например, на основе постоянного запоминающего устройства (ПЗУ). С выходаквадратора 9 сигналы е и е после довательно поступают на сумматор 10с памятью, на выходе которого формируется сигнале = е"-+ еф . (9)9В стационарном состоянии сигнална выходе блока 13 памяти равен1177913 ща оставитель Е. Голуб ехред М.Гергель КорректоР М.Самборск Редактор А.Шанд аказ 5562/ Тираж 659 ПодписноеНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб.,д. 4 иал ППП "Патент", г. Ужгород, ул, Проектная, 4