Устройство для контроля логических блоков

ОЮЭ СО 8 ЕТСНИХ ОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 51)4 С ОСУДАРСПО ДЕЛ И ВЕННЫЙ КОМИТЕТ ССС ЗОБРЕТЕНИЙ И ОТНРЬГГ ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СЗИДЕТЕЛЬСТ(56) Авторское свидетельство СССРР 807303, кл. С 06 Р 11/00, 1979.Авторское свидетельство СССРФ 868764, кл. С 06 .Р 11/16, 1980.(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее генератор импульсов, счетчик, первую группу ключей, блоки фиксации входов,блок хранения эталонов, элементысравнения, элементы памяти, блок управления, элементы индикации, причем выход генератора импульсов соединен с счетным входом счетчика, выходобнуления блока управления соединенс входами обнуления блоков фиксациивходов и с входами обнуления элементов памяти, тактовый выход блока управления соединен с синхровходамификсации входов, информационные выходы блоков фиксации входов соединены соответственно с входами управления первой группы ключей, выходы 801180901 которых соединены соответственно свыводами блока хранения эталонов, ис первыми входами элементов сравнения, вторые входы которых соединеныс выводами контролируемого логического блока, выходы элементов сравнениясоединены соответственно с информационными входами элементов памяти,выходы которых соединены соответственно с элементами индикации, о т -л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены эмиттерныеповторители и вторая группа ключей,причем информационные виходы счетчика соединены с входами эмиттерныхповторителей соответственно, управляющие входы второй группы ключей объединены с управляющими входами первойгруппы ключей соответственно, выходы эмиттерных повторителей соединены соответственно с информационными входами первой группы ключей и синформационными входами второй группы ключей, выходы которых соединеныс вторыми входами элементов сравнения соответственно, информационныевходы блоков фиксации входов соединены с вторыми входами элементовсравнения.Изобретение относится к автоматике и вычислительной технике иможет быть использовано для контроляисправности логических блоков и цифровых интегральных схем, установленных на печатные платы логическихблоков..На Фиг. 1 представлена структурная схема предлагаемого. устройства;ф чна фиг. 2 - ключ; на фиг. 3 - блокФиксации входов; яа фиг,: 4 - блокуправления 4Устройство"содерхыж. генератор 1импульсов .счетчик 2, эмиттерныеповторители 3, ключи 4 и ключи 5,блок б Фиксации входов, контролируе -мый блок 7 и блок 8 хранения эталоно, элементы 9 сравнения, элементы10 памяти, элементы 11 индикации,блок 12 управления, Злемент 13 НЕ 20подключен к резистору 14 и базетранзистора 15, транзистор 16 черезрезисторы 17-19 соединен с элементами НЕ 20-22. Входы триггеров 23и 24 соединены с выходом селектора 25,25Генератор 26 импульсов через элементИ 27 соединен со счетчиком 28, выходы которого подключены к дешифратору 29, Выключателем 30 запускаетсяФормирователь 31 управляющих импульсов,Устройство работает следующим образом.Выключатель 30 запускает формирователь 31 управляющих импульсов, бла-З 5 годаря чему начинают функционировать блоки 6 фиксации входов, которые при обнаружении входов на соответствующих выводах блока 8 хранения эталонов вырабатывают низкие уровни на инверсных выходах триггеров 24, с помощью которых соответствующие пары ключей 4 и 5 и входные тестовые сигналы от счетчика 2 через эмиттерные повторители 3 и открытые пары ключей 4 и 5 поступают на входы контролируемого блока 7 и блока 8 хранения эталонов. Образование всевозможных тестовых наборов логических "0" и "1" происходит благодаря подаче на счетный вход счетчика 2 импульсов, вырабатываемых генератором 1 импульсов.Злементы 9 сравнения сравнивают сигналы на выходах с блоков 7 и 8 55 и в случае несовпадения выдают сигналы на соответствующий элемент 10 памяти, который в этом случае устанавливается в состояние, соответствующее свечению элемента 11.Если контролируемый блок 7 исправен, то в конце проверки, длительность которой задается формирователем 31 управляющих импульсов, ни один из элементов 11 не светится.Если контролируемый блок 7 является неисправным, то в конце проверки, в зависимости от характера неисправности, высвечивается определенная комбинация элементов 11.Если контролируемый блок 7 является интегральной микросхемой, установленной на печатную плату цифрового узла, то тестовые сигналы, поступающие на ее входы, исключают влияние сигналов, ранее присутствующих на этих входах, Устранение этого влияния происходит благодаря тому, что тестовые сигналы снимаются с выходов эмиттерных повторителей 3, которые обладают низким значением выходного импеданса, Поскольку значения выходных импедансов источников напряжения, к которым подключены входы контролируемой микросхемы 7, превышают значения выходных импедансов импульсов эмиттерных повторителей 3, происходит образование тестовых сигналов, а не тех, что присутствуют в схеме, Таким образом, осуществляется электрическая изоляция контролируемой микросхемы от логического узла, в котором она установлена.Блоки 6 фиксации входов построены таким образом, что каждый из них на выходе вырабатывает низкий уровень, если на выводе блока 8 эталонов был зарегистрирован потенциал, характерный для входа блока (для транзисторно-транзисторной логики, порядка 1,3 В), и после шунтирования этого вывода на землю через резистор 19 протекает ток логического нуля.Во всех остальных случаях, когда на выводе блока 8 эталонов присутствует либо логический "0", либо логическая "1", либо уровень порядка 1,3 В, а после шунтирования этого вывода на землю" не протекает ток логического "0", блок 6 фиксации входов вырабатывает высокий уровень, чтс соответствует выходу блока 8 эталонов.В исходном состоянии триггер 24 сброшен, и на его инверсном выходеприсутствует высокий уровень, Если на третьем входе блока 6 фиксации входов присутствует логический 01 1или 1 , что соответствует выходу блока 8 хранения эталонов, то на 5 выходе селектора 25 устанавливается низкий уровень, который прикладывается к информационному входу триггера 24, и при поступлении на его динамический вход управляющего импульса он не меняет своего состояния и также выдает высокий уровень. Если на третьем входе блока 6 фиксации входов присутствует уровень порядка 1,3 В, что возможно в двух случаях, либо вывод блока 8 хранения эталонов является входом, либо выходом с открытым коллекторным выходом при закрытом выходном транзисторе, тогда на выходе селектора 25 устанавливает ся высокий уровень. Это происходит благодаря тому, что уровень на выходе эмиттерного повторителя, собранного на транзисторе 16 и резисторе 17, станет равным порядка 0,4 В. Так как на эмиттерном переходе транзистора 16 уровень падает от 0,7 до 1,0 В, то низкий логический уровень поступает на третий вход селектора 25. На второй вход селектора 25 З 0 также поступает низкий уровень из-за отсутствия на входе элемента НЕ 20 входного тока при неопределенном уровне. При поступлении на второй и третий входы селектора 25 низкого 35 уровня на его выходе появляется высокий уровень, который прикладывается к информационному входу триггера 23 и поступает на его динамический вход, приходящийся на второй 40 вход блока 6 фиксации входов и триггер 23 устанавливается в "единичное" состояние, и на вход элемента НЕ 22 с открытым коллекторным выходом поступает высокий уровень, в результате 45 чего выходной транзистор элемента 22 открывается и через резистор 19 шунтирует вывод эталонного блока на "землю". Номиналы резисторов 18 и 19 выбраны так, чтобы суммарный вход" 50 ной ток элемента 20 и первого входа селектора 25, протекающий через эти резисторы, вызывал на них падение напряжения ниже порогового уровня элемента НЕ 20, Тогда в случае, если 55 на выходе блока 8 эталонов присутствует выход элемента с открытым коллекторным выходом при закрытом выходном транзисторе, через резисторы 18 и 19 течет только входной ток элемент НЕ 20 и первого входа селектора 25, потенциал на входе элемента НЕ 20 меньше порогового, поэтому на выходе элемента НЕ 20 устанавливается высокий уровень, который поступает на второй вход селектора 25, На четвертый вход селектора 25 также поступает высокий уровень с выхода элемента НЕ 21, в результате на выходе селектора 25 устанавливается низкий уровень, и к моменту прихода на динамический вход триггера 24 с входа блока 6 фиксации входов управляющего импульса на информационный вход триггера 24 поступает низкий уровень, а на инверсном вьгходе остается высокий уровень.В случае, если на выводе блока 8 хранения эталонов присутствует вход элемента транзисторно-транзисторной логики, то после поступления на динамический вход триггера 23 управляющего импульса через резистор 19, кроме входного тока элемента НЕ 20 и первого входа селектора 25, течет еще и входной ток логического 0 входа блока 8 эталонов. Этот ток вызывает дополнительное падение напряжения на резисторе 19, поэтому соответственно увеличивается и достигает порогового уровня напряжение на входе элемента НЕ 20, В этом случае на его выходе устанавливается низкий уровень, поступающий на второй вход селектора 25. На третьем входе селектора 25 также присутствует низкий уровень напряжения, поступающий с выхода эмиттерного повторителя, образованного транзистором 16 и резистором 17, поэтому на выходе селектора 25 остается высокий уровень. К моменту прихода на динамический вход триггера 24 управляющего импульса на информационном входе триггера 24 устанавливается высокий уровень, на его инверсном выходе - низкий уровень.Ключи 4 и 5 выполнены на основе транзистора 15 и содержат элемент НЕ 13 с открытым коллекторным выходом, который служит для управления транзистора 15 и резистора 14.При поступлении на первый входключей 4(5) высокого логическогоуровня с Выхода блока 6 фиксациивходов выходной транзистор элементаНЕ 13 открывается и закрывает тран- .зистор 15, Таким образом, эмиттерцый и коллекторный переходы транзистора 1 б закрыты, поэтому тестовый сигнал с входа не проходит навыход,При поступлении низкого логического уровня на первый вход ключей (4,5) выходной транзистор элемента НЕ 13 закрывается, в этом случае транзистор 15 открыт при любом уровне логического сигнала на втором входе ключей 4 или 5 (на эмиттере транзистора 15), поэтому на выходе ключей (коллектор транзистора 15) повторяется логический уровень второго входа. Таким образом, осуществляется передача тестового сигнала. Формирователь 31 уцранляющихимпульсов построен цо принципу распределения импульсов,Выключателем 30 запускается генератор 2 б, выход которого через элемент И 27 соединен с входом счетчика 28, выходы счетчика 28 соединецы с входами дешифратора 29, выходы которого являются выходами блока 12 управления. С последнего разряда счетчика снимается сигнал управления элемента И 27. Первоначально элемент И 27 открыт, и последовательность им пульсов с генератора 2 б поступаетна счетный вход счетчика 28, при прохолдении счетчиком 28 определенных состояний на выходе деширатора 29 появляются импульсы управления, при 20 заполнении счетчика 28 элемент И 27закрывается, и поступление импульсов на вход счетчика 2 Г прекращается..г Составитель Сир Редактор Т. Кугрышева Техред С.МигуноватскаяКо оР В аказ 5927 ПодписР лиал ППП "Патент", г. Ужгород, ул. Проектная, 4