Дельта-модулятор

рцэр Н 03 К 13/22 ОП ТЕЛЬЕ рас сти 56 (088.8)а-модуляцияМ., "Связьис. 7.8-7,9Франции Фи второго ключей, преобразователя ы с прямым итриггера заключен к дополни+ атора, а тактовые ных регистров ой шине. ст енно первого того, входыости соедине ным выходами а выход по к поля нве ерж ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРОО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИИ(71) Рижский ордена Трудового Кного Знамени политехнический интут(54)(57) ДЕЛЬТА-МОДУЛЯТОР, соцержащий соединенные послецовательно компаратор, триггер задержки и регистр сдвига, прямые и инверсные выходы разрядов которого соединены с входами двух соответствующих групп, состоящнх из соединенных последозательно элементов И, преобразователь полярности, цифроаналоговый преобразователь, два ключа, инвертор и интегратор, выход которого соединен с вычитающим входом коьнаратора, суммирующий вход которого подключен к вхоцной шине, прямой выход триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, с т л и ч а ю щ и й ся тем, что, с целью увеличения атношения сигнал/шум, в него введены двегруппы элементов ИЛИ, группа последовательных регистров, КЯ-триггер исумматор, причем входы каждого элемента ИЛИ первой группы соединеныс выходами соответствующих элементов И первой и второй группвыходыэлементов ИЛИ первой группы соединены с входами соответствующих послдовательных регистров, прямые выходыразрядов каждого из которых подключены к входам соответствующих элементов ИЛИ второй группы, выходыкоторых соединены с входами цифроаналогового преобразователя, выходкоторого подключен к входу первогоключа и через инвертор - к входувторого ключа, выходы первого ивторого ключей соединены с соответствующими входами сумматора, вьиод,которого соединен с входом интегратора, при этом .входы КЯ-триггерасоединены с соответствующими входами первого элемента ИЛИ.первойгруппы, а прямой и инверсный выходы - с управляющими входами сооттельному входу сумм входы последовател подключены к такто1 1129Изобретение относится к импульсной технике и может быть использовано в цифровых линиях передачи информацииИзвестен дельта-модулятор с5 инерционным компандированием, содержащий соединенные последовательно компаратор, формирователь импульсов и регистр сдвига, два элемента И, соединенные последовательно элемент ИЛИ, сглаживающий фильтр, сумматор с постоянным смещением, амплитудно-импульсный модулятор и интегратор Г 1,3Недостатком этого дельта-модулятора является невысокое отношение сигнал/шум.Наиболее близким техническим решением к предлагаемому является дельта-модулятор, содержащий соеди ненные последовательно компаратор, триггер задержки и регистр сдвига, прямые и инверсные выходы разрядов которого соединены с входами двух соответствующих групп, состоящих 25 из соединенных последовательно элементов И, преобразователь полярности, цифроаналоговый преобразователь,два ключа, инвертор и интегратор, выход которого соединен с вычитающим входом компаратора, суммирующий вход которого подключен к входной шине, прямой выход триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, а также содержащий логическую схему, состоящую из ДК-триггеров, инверторов и элементов И 21.Недостатком известного устройстваявляется также. невысокое отношение сигнал/шум.Цель изобретения увеличение отношения сигнал/шум.Указанная цель достигается тем, 45 что в дельта-модулятор, содержащий соединенные последовательно компаратор, триггер задержки и регистр сдвига, прямые и инверсные выходы разрядов которого соединены с входами 50 двух соответствующих групп, состоящих из соединенных последовательно элементов И, преобразователь полярности, цифроаналоговый преобразова-, тель, два ключа, инвертор и интегратор, выход которого соединен с вычитающим входом компаратора, суммирующий вход которого подключен 732 2к входной шине, прямой выкод триггера задержки соединен с выходной шиной, а тактовые входы триггера задержки и регистра сдвига соединены с тактовой шиной, введены дне группы элементов ИЛИ, группа последовательных регистров, КБ-триггер и сумматор, причем входы каждого элемента ИЛИ первой группы соединены с выходами соответствующих элементов И первой и нторок групп, выходы элементов ИЛИ первой группы соединены с входами соответствующих последовательных регистров, прямые выходы разрядов каждого из которых подключены к входам соответствующих элементов ИЛИ второй группы, выходы которых соединены с входами цифроаналогового преобразователя, выход которого подключен к входу первого ключа и через инвертор - к входу нторого ключа, выходы первого и второго ключей соединены с соответствующими входами сумматора, выход которого соединен с входом интегратора, при этом входы КЯ-триггера соединены с соответствующими входами первого элемента ИЛИ первой группы, а прямой и инверсный выходы - с управляющими нходами соответс венно первого и второго ключей, кроме того, входы преобразователя полярности соединены с прямым и инверсным выходами триггера задержки, а выход подключен к дополнительному входу сумматора, а тактовые входы последовательных регистров подключены к тактовой шине. На фиг.1 представлена блок-схемаустройства; на фиг.2 - нременныедиаграммы его работы,Устройство содержит компаратор1, триггер 2 задержки, регистр 3сдвига, первую и вторую группы 4 и 5двухвходовых элементов б И, первуюгруппу элементов 7 ИЛИ, группу последовательных регистров 8, вторуюгруппу элементов 9 ИЛИ, цифроаналоговый преобразователь 10, иннертор 11, первый и второй ключи 12и 13, сумматор 14, интегратор 15,КВ-триггер 16, преобразователь 17полярности, входную шину 18, выход -ную шину 19, тактовую шину 20.Выход компаратора 1 соединен свходом триггера 2 задержки, прямойвыход которого подключен к входурегистра 3 сдвига и к выходнойшине 19. Прямые выходы разрядов3 1 регистра 3 подключены к входам первой группы 4, а инверсные выходы - к входам второй группы 5, каждая из этих групп состоит из соединенных последовательно дзухвходозых элементов 6 И. Выходы одинаковых по порядку элементов 6 обеих групп 4 и 5 соединены с входами соответствующих элементов 7 ИЛИ первой группы, выходы которых подключены к входам последовательных регистров 8, Выходы разрядов каждого регистра 8 соединены с входами соответствующего элемента 9 ИЛИ второй группы, Выходы элементов 9 ИЛИ подключены к входам цифроаналогового преобразователя 10, выход которого соединен с входам": инзертора 11 и первого ключа 12. Вход второго ключа 13 соединен с выходом инвертора 11. Выходы обоих ключей 12.и 13 соединены с входами сумматора 14, к дополнительному входу которого подключен выход преобразователя 17 полярности, Выход сумматора 14 соединен с входом интегратора 15, выход которого подключен к зычитающему входу компаратора 1, суммирующий вход которого соединен с входной. шиной 18. Выходы триггера 2 задержки подключены к входам преобразователя 1 полярности. Входы КЯ-триггера 16 подключены к входам первого элемента 7 ИЛИ первой группы. Прямой и инверсный выходы КБ-триггера 16 соединены с управляющими входами соответственно первого и второго ключей 12 и 13. Тактовая шина 20соединена с тактовыми входами триггера 2 и регистров 3 и 8.Первый последовательный регистр 8 имеет стог.ько разрядов, сколько элементов 7 ИХИ содержится в первой группе, или на один разряд меньше, чем регистр 3 сдвига. Каждый последующий регистр 8 имеет на один разряд больше, чем предыдущий.На фиг.2 обозначено." Ц(е)входной сигнал; УФ - сигнал на выходной шине 19 дельта-модулятора; Г - тактовые импульсы; х,(й)., хг(С), хз(1) - укороченный на один, два и три символа дельта-модулированный (ДМ) сигнал У(1) на выходах элементоь 7 ИЛИ; г, р г 2 ь гз всигналы, сформированные из сйгналов х(С), хг(й), х(й) на выходах элементов 9 ИЛИ в тех случаях, 129732 4когда в ДМ сигнале У(1) имеют место пачки единиц или нулей;сигнал на выходе цифроаналогового преобразователя 10; Ч - сигнал управления шагом квантования на выходе сумматора 14 6, ЙС) сигналы управления с выходов КВ-триггера 16, указывающие соответственно на возрастание или убываниевходного сигнала Ц, т.е. наличие 30 15 20 25 35 40 45 50 55 единичных или нулевых пачек; У(Ц- сигнал на выходе преобразователя 17 полярности, Ц" - аппроксимирующее напряжение с выхода интегратора 15.Устройство работает следующим образомПусть на шине 18 имеется синусоидальный входной сигнал Ц(С). В результате сравнения,в компараторе 1 входного Ц и аппроксимирующего Ц"(й) напряжений на выходе его вырабатывается единичный или нулевой уровень напряжения, который по приходу тактового импульса записывается в триггер 2 задержки и хранится з течение одного такта. Вследствие этого на выходе триггера 2 задержки Формируется ДМ сигнал У(Т).1На фиг.1 изображен четырехразрядный регистр 3 сдвига. В зависимости от числа символов в пачках ДМ сигнала У на выходах элементов 6 И происходит укорочение пачек на 1, 2 и 3 символа, а также исключаются чередующиеся паузные комбинации типа 1,0, 1,0, характерные для режима холостого хода. Вследствие этого на выходах элементов 7 ИЛИ первой группы получаются сигналы х(ь), х (й), х (С,1 разной длительности и с разным "весом". Сигнал х з(С) указывает на необходимость большего увеличения шага квантования, чем сигнал х (с), х (С) - большего, чем х(С). Далее из сигналов х.,(С), х, хФормируются с помощью последовательных регистров 8 и элементов 9 ИЛИ второй группы вспомогательные сигналы управления шагом квантования г, г(й), г И). по такому закону: сигнал г,(с) должен присутствовать на всех интервалах времени, пока з ДМ сигнала 7(й) присутствуют пачки с числом символов пъ 2. Сигнал г (й) должен присутствовать на всех интервалах времени, пока в ДМ У(С) присутствуют пачки с числом символов и ъ 3,1129732 10 30 Эсигнал 2,(Т) - при пачках с пэ 4. Если требуется расширить динамический диапазон преобразуемых входных речевых сигналов или увеличить отношение сигнал/шум, то по такому же принципу можно сформировать сигналы х (й.), х (й) и т.д. Из вспомогательных сигналов г (С), 2 И 2 э(Г) С ПОМОЩЬЮ ЦнфРО аналогового преобразователя 10 формируется многоуровневой сигнал Ю(С), причем его максимальные значения уровней во времени расположены в тех местах, где присутствуют пачки ДМ сигнала с,максимальным числом символов, т.е. где скорость входного аналогового сигнала Б максимальна. Сигнал Ю инвертируется и далее в прямом и инверсном виде подается на ключи 12 и 13, При единичных пачках на вход сумматора 14 коммутируется сигнал Ч(С), а при нулевых - инверсное значение сигнала (Т). На сумматор 14 также поступает ДИ сигнал У(С), который после преобразователя 1 полярности формируется в виде сигнала состоящего из единичных пачек, представленных уровнем +Е и нулевых пачек, представленных уровнем -Е. Таким об разом, даже при отсутствии сигналов с выходов ключей 12 и 13 дельта-модулятор будет работать в линейном режиме, так как сигнал Уф(С( всегдаприсутствует на входе сумматора 14.При росте уровня входного сигналаГ растет уровень напряжения сигнала 9(ь 1 а следовательно и сигнала У(Ф 1, что исключает перегрузкудельта-модулятора и увеличивает истабилизирует отношение сигнал/шумво всем динамическом диапазоне изменения входного сигнала. Как известно из теории, адаптации дельта-модулятора к входному сигналу наилучшая, т.е. отношение сигнал/шум максимальное, если при изменении входного сигнала У(й) отношение Ц/Ч постоянное. Таким образом, в результате более точного Отслеживания входного сигнала в предлагаемом дельта-модуляторе увеличено отношение сигнал/шум. Кроме того, появляется возможность интегрального исполнения предлагаемого дельта-модулятора. В этом случае исключается интегратор, а потеря в величине отношения сигнал 7 шум компенсируется увеличением дискретной части (числа вспомогательных сигналов х;(й), 2, И)1129732 ставитель О. Ревинскхред Ж. Кастелевич ректор 4 5 13 кая наб.,гУжгород, ул, Прое 4 ППП "Пате Редактор К. ВолощуЗаказ 9465/45В Тираж Госуда делам и Москва,861твенногобретений-35, Рауш Подпикомитета ССи открытий