Преобразователь угла поворота вала в код

СОЮЗ. СОВЕТСНИСОЦИАЛИСТИЧЕСНРЕСПУБЛИН ГОСУДАРСТВЕННЫЙПО ДЕЛАМ ИЗОБРЕТЕНИ ЕТ СССРОТКРЫТИИ ОБРЕТЕНИЯ ЛЬСТ(56) 1. Авторское свидетельство СССР550664, кл. б 08 С 904, 1977.2. Авторское свидетельство СССР537370, кл. б 08 С 9/04, 1976,3. Шмид Г. Устройство и принцип действия преобразователеи аналог - код. Перевод ГОНТИ4211(71), 1971, с. 251 -258, рис 1 У.34 (прототип .. ПОВОРОТА. ВАЛА В КОД, содержащийсинусно-косинусный датчик, первый и вто-.рой коммутаторы, выходы которых подклю,чены к первому и .второму интеграторам,выход .первого интегратора подключен к одному информационному входу второго коммутатора выход второго интегратора через"ещертор подключен к одному информаци.онному входу первого коммутатора, одинком паратор, выход которого подключенк первому информационному входу.формирователя уровня, генератор импульсов,подключенный к первым входам днфференциатора и первого счетчика, выход которогоподключен к второму счетчику, выход формирователя уровня подключен к второмувходу дифференциатора, первый выход которого подключен к входу сброса первогосчетчика, а второй выход . - к управляющему входу регистра, первый выход второго: счетчика подключен к управляющемувходу формирователя уровня, выходы разрядов первого счетчика подключены к ин:формационным входам регистра, определитель. квадрантов, отличающийся тем, что,с целью повышения точности преобразователя, в него введены блок управления, блокуставок и другой компаратор, выходы си.нусно-косинусного датчика подключены кдругим входам первого и второгокоммуталь по и 1, отличающий- тель квадрантов содерОПИСАНИЕ Н АВТОРСКОМУ СВ ЯО 11190 торов соответственно, входы одного и дру гого компараторов подключены к выходам второго и первого интеграторов соответствеи но, а выходы компараторов подключенЫ к входам определителя квадрантов, выходы которого подключены к второму и третьему : информационным входам формирователя уровня и к установочным входам старших , разрядов первого счетчика, установочныевходы младших разрядов которого соединены с выходами блока уставок, первый выход днфференциатора подключен к входу сброса второго счетчика, выходы которого нодключены к первому и второму входам блока управления, третий вход которого соединен с источником опорного напряжения, первый выход блока управления подключен к одним управляющим входам первого и второго ком мутаторов, второй выход подключен к управляющим входам интегратора, а первый вы-, ур ход второго счетчика подключен к другим управляющим входам первого и второго ч коммутаторов, упргрляющим входам.дифференциатора и первого счетчика.2. Преобразеватель по и. 1, отличающийся тем, что днфференциатор содержитифли О-триггер, первый и второй элементы И иффф дифференциатора и элемент НЕ дифференциатора, первый вход дифференциатора подключен к С-входу Р-триггера, к одному . входу первого элемента И дифференциатора и через элемент НЕ дифференциато- СЛ ра - к одному входу второго элемента И (, дифференциатора, второй н управляющий;входы дифференциатора подключены соот.: ветственно к 0- и Й-входам триггера, выход триггера подключен к другим входам первого и второго элементов И дифферен- Ф" циатора, а выходы второго и первого элементов И диффереициатора подключены к первому и второму выходам дифференциатора.Г/3 Преобразоватеся тем, что определижит сумматор по модулю 2, входы которого соединены с одним и другим входами онределнтеля квадрантов, а выход через элемент НЕ определителя квадрантов подключен к одному выходу определителя квад. рантов, другой выход которого соединен сдругим входом определителя квадрантов,4. Преобразователь по п, 1, отличающийся Фем, что формирователь уровня содержит регистр формирователя, первый и второй элементы НЕ формирователя и селектор. мультиплексор, первый вход формирователя подключен к первому и через первый элемент НЕ формирователя к второму информационным входам селектора-мультиплексора, второй н третий входы формирователя подключены к входам регистра формирователя, выходы которого подключены к управляющнм входам селектора-мультиплексора,третий вход формирователя подключен ктретьему и через второй элемент НЕ - кчетвертому информационным входам селектора-мультиплексора, выход которого подключен к выходу формирователя, управляю. щий вход формирователя уровня подключен к управляющему входу регистра формирователя.5 Преобразователь по. и. 1, отличающийся тем, что блок управления содержит нуль- орган, элемент ИЛИ и элемент И блока управления, первый и второй входы блока управления подключены через элемент ИЛИ к второму выходу блока, третий вход блока через нудь-орган подключен к одному входу элемента И блока, другой вход которогосоединен с первым входом блока, а выход элемента И блока подключен к первому выходу блока управления, 1Изобретение относится к автоматике и. вычислительной технике, в частности к устройствам преобразования угла поворота вала в цифровой код угла, и может быть испальзовано во входных устройствах специализированных ЦВМ, в цифровой измерительной технике, контрольно-проверочной аппаратуре.Известен преобразователь, содержащий .выявитель октантов, аналоговый коммутатор, последовательно соединенные аналогоцифровой преобразователь, преобразующий напряжения с выходов синусно-косинусного датчика (СКД) в код тангенса угла, и цифровой генератор функции арктангенса, преобразующий код тангенса угла в код угла 111.Недостатком этого преобразователя является сложность его цифровой части,Известен также преобразователь, содер- жащий СКД, соединенный с селектором октантов, выходы которого, один непосред. ственно, а другой через первый блок масштабирования, подключены к входам вычитателе, линейный преобразователь напряжение - код,. блок управления, счетчик, .фазовый детектор и второй блок масштаби рования, выход вычитателя соединен с сиг.нальным входом фазового детектора и входом второго блока масштабирования, выход которого подключен к измерительному входу преобразователя напряжение-код, управляющий вход которого соединен с одним из выходов фазового детектора, опорный вход которого соединен с одним из выходов ЪСКД, а другой выход - с входом счетчика 12),Недостатком данного преобразователя5 является невысокая точность.Наиболее близким техническим решениемк предлагаемому является преобразовательугла поворота вала в код, содержащий синусно-косинусный датчик, первый и второйкоммутаторы, выходы которых подключенык первому н второму интеграторам, выходпервого интегратора подключен к одномуинформационному входу второго коммутатора, выход второго интегратора через инвертор подключен к одному информацнон 15 ному входу первого коммутатора, один компаратор,.выход которого подключен к пер.ному нйформационному входу формирователя уровня, генератор импульсов; подключенный к первым входам дифференцйатора и первого счетчика, выход которого подключен к второму счетчику, выход формирователя уровня подключен к второму входудифференциатора, первый выход которогоподключен к входу сброса первого счетчика,.а второй выход - к управляющему входу25 регистрапервый выход второго счетчикаподключен к управляющему входу формирователя уровня, выходы разрядов первогосчетчика подключены к информационнымвходам регистра, определитель квадрантов,выходы синусно.коеинусного датчика подключены к входам определителя октантов,выходы которых через демодуляторы под- .ключены к вторым информационным входампервого н второго коммутаторов, вход компаратора соединен с выходом ннвертора, а выход формирователя уровня подключен к управляющим входам первого и второго коммутаторов, второй выход второго счетчика подключен к управляющим входам интеграторов 13.Недостаток этого устройства - низкая точность.Цель изобретения - повышение точнос. Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, содержащий синусно-коси нусный датчик, первый и второй коммутаторы, выходы которых подключены к первому и второму интеграторам, выход первого интегратора подключен к одному информационному входу второго коммутатора, выход второго интегратора через инвертор подключен к одному информационному входу первого коммутатора, один компаратор, выход которого подключен к первому информационному входу формирователя уровня, генератор импульсов, подключенный к первым входам диффереицнатора и первого счетчика, вы.ход которого подключен н второму счетчику, выход формирователя уровня подключен к второму входу дифференциатора, первый вьход. которого подключен к входу сброса первого счетчика, а второй выход - .к управляющему входу регйстра, первый выход второго счетчика подключен к управляющему входу формирователя уровня, выходы разрядов первого счетчика подключены к информационным входам регистра, опреде,еитель квадраитов, введены блок управления, блок .уставок и другой компаратор, выходы сииусно-косинусного датчика подключены к другим входам первого и второго коммутаторов соответственновходы. одного и другого компараторов подключены к выхо- .дам второго и первого интеграторов, соответственно, а выходы компараторов подключены к входам определителя квадраитов, выходы которого подключены к второму и третьему информационным входам формирователя уровня и к установочным входам старших разрядов первого счетчика, установочные входы младших разрядов которого соединены с выходами блока уставок, первый выход дифференциатора подключен к входу сброса второго счетчика, выходы которого подключены к первому и второму входам блока управления, третий вход которого соединен с источником опорного напряжения, первый выход блока управления поднаочен к одним управляющим входам первого и второго коммутаторов,: второй выход подключен к управляющим .входам интеграторов, а первый выход второго счет чика подключен к другим управляющим входам первого и второго коммутаторов, управляющим входам дифференциатора и первого счетчика. Днфференциа тор содержит О-триггер,первый и второй элементы И дифференциатора и элемент НЕ дифференциатора, первый вход дифференциатора подключен к С-входу О-триггера, к одному входу первого элемента И дифференциатора и через элемент НЕ дифференциатора - к одному входу второго элемента И дифференцнато.ра, второй и управляющий входы дифференциатора подключены соответственно к О- и ОО К-входам триггера, выход О-триггера подключен к другим входам первого и второго элементов И дифференциатора, а выходы второго и первого элементов И дифференциэ тора подключен к первому и второму выхо.дам дифференциатора.5Определитель квадрантов содержит сумматор по модулю 2, входы которого соединены с одним и другим входами определителя квадрантов, а выход через элемент НЕ20 определителя квадрантов подключен к одному выходу определителя квадрантов,другой выход которого соединен с другимвходом определителя квадраитов.Формирователь уровня содержит регистрформирователя, первый и второй элементы25НЕ формирователя и селектор-мультиплексор, первый вход формирователя подключенк первому и через первый элемент НЕ формирователя к второму информационнымвходам селектора-мультиплексора, второйЗО и,третий входы формирователя подключенык входам регистра формирователя, выходыкоторого подключены к управляющим входам селектора-мультиплексора, третий входформирователя подключен к третьему и через второй элемент НЕ формирователя -З 5 к четвертому информационным входам селектора-мультиплексора, выход которогоподключен к выходу формирователя, управляющий вход формирователя уровня под.ключен к управляющему входу регистра4 О формирователя,Блок управления содержит нуль-орган,элемент ИЛИ и элемент И блокауправле.ния, первый и второй входы блока управления подключены через элемент ИЛИ к второму выходу блока, третий вход блока через45 нуль-орган подключен к одНому входу элемента И блока, другой вход которого соединен с первым входом блока, а выход элемента И блока подключен к первому выходублока управления.50На чертеже представлена структурнаясхема преобразователя.Преобразователь угла поворота вала вкод содержит сннусно-косинусный датчик1, первый 2 н второй 3 коммутаторы, выхо 55 ды которых подключены к первому 4 и второму 5 интеграторам, выход интегратора 4йодключеи к одному информационному входу коммутатора 3, выход интегратора 5 че1 19050 5рез инвертор 6 подключей к одному информационному входу коммутатора 2, один компаратор 7, выход которого подключен кпервому информационному входу формирователя 8 уровня, генератор 9 импульсов,подключенный к первым входам дифференцнатора 1 О и первого счетчика 11, выходкоторого подключен к второму счетчику 12,выход формирователя 8 уровня подключен .к второму входу дифференциатора Ю, первый выход которого подключен к входу,сброса счетчика 11, а второй выход - куправляющему входу регистра 13, первыйвыхбд счетчика 12 подключен к управляющему входу формирователя 8 уровня, выходы разрядов счетчика 11 подключены к 5информационным входам регистра 13,определитель 14 квадрантов, блок 5 управления, блок 16 уставок и другой компаратор17, выходы синусно-косинусного датчика 1подключены к другим входам первого 2 ивторого 3 коммутаторов соответственно,входы одного 7 и другого 17 компараторовподключены к выходам второго 5 и первого4 интеграторов соответственно, а выходы :иомпараторов 7 и 17 подключены к входамопределителя 14 квадрантов, выходы кото-. 23рого подключены к второму и третьему ин-;,формационным входам формирователя 8.уровня и к установочным входам старшихразрядов счетчика 1, установочные входымладших разрядов которого соединены с выходами блока 16 уставок, первый выходдифференциатора Ю подключены к входусброса счетчика 12; выходы которого подключены к первому. и второму входам блока5 управления, третий вход .которого соед нен с источником 18 опорного напряжения, первый выход блока 5 управленияподключен к одним управляющим входам.первого 2 и второго 3 коммутаторов, второй выход подключен к управляющим входам интеграторов 4 и 5, а первый выходсчетчика 12 подключен к другим управляющим входам первого 4 и второго 5 коммутаторов, управляющим входам дифферен-:циатора Ю и счетчика 1,Дифференцнатор Ю содержит 0-триггер 19, первый 20 и второй 21 элементы И 4 здифференциатора и элемент НЕ 22 дифференциатора, первый вход дифференциатора10 подключен к С-входу 0-триггера 19, кодному входу элемента И 20 и через элемент НЕ 22 - к одному входу элемента И021, второй и управляющий входы дифференцнатора О подключены соответственно к0- и К-входам триггера 19, выход 0-триггера 19 подключен к другим входам первого 20 и второго 21 элементов И, а выходыэлементов И 20 н 21 подключены к первомуи второму выходам дифференциатора 10.Определитель 14 квадраитов содержитсумматор 23. по модулю 2, вхрды которого соединены с одним и другим входами бпре. делителя 14 квадрантов, а выход через элемент НЕ 24 определителя .квадрантов подключен к одному выходу определителя 14 квадрантов, другой выход которого сое-: динен с другим входом определителя 14 квадрантов,Формирователь 8 уровня содержит ре. гистр 25 формирователя, первый 26 и второй 27 элементы НЕ формирователя и се. лектор-мультиплексор 28, первый вход формирователя 8 подключен к первому и через элемент НЕ 26 к второму информационным входам селектор-мультиплексора 28, второй и третий входы формирователя 8 подключены к входам регистра 25, выходы которого подключены к управляющим входам селектор-мультиплексора 28, третий вход формирователя 8 подключен к третьему и через элемент НЕ 27 - к четвертому . информационным входам селектор-мультиплексора 28, выход которого подключен к выходу формирователя 8, управляющий вход формирователя 8 подключен к управляющему входу регистра 25,Блок 15 управления содержит нуль- орган 29, элемент ИЛИ 30 и элемент И 31 блока управления, первый,и второй входы блока 15 управления подключены через элемент ИЛИ 30 к второму выходу блока 15, третий вход блока 15 через нуль-орган 29 подключен к одному входу элемента И 31, другой вход которого соединен с первым входом блока.15, а выход элемента И 3 подключен к первому выходу блока 15 управления,Определитель 10 квадрантов нредназначен для форми рова пня кода квадранта, предшествующего квадранту . расположения угла (например, при расположении сс во втором квадранте формируется код перво. го квадранта и т.д.). Регистр 25 предназначен для хранения кода квадранта, необходимого для выделения нужного фронта сигнала из выходных сигналов компараторов 7 и 17 при расположении угла о в любом из четырех квадрантов. Счетчик 1 имеет аходы параллельной записи во все разряды (например, счетчик может быть сделан из микросхем 133 ИЕУ), Код, хранящийся в блоке 6 уставок совместно со сформированным кодом квадранта представляет собой код начала квадранта расположения угла в, уменьшенный на величину кода, который предназначен для коМпенсации задержки с коммутаторов и компараторов и выбирается равным коду Х уставкн блока 6я 1 Г.Например, если 1 ч соответствует Од ис расположен во втором квадранте, то на параллельные входы счетчика 1 поступает код, соответствующий 89,7. Одновременно наличие двух старших разрядов в счетчике711, куда записывается код квадранта, предохраняет преобразователь от сбоев, выражающихся в переполнении разрядов счетчика 11, формирующих код угла внутри квадранта.Нуль-орган 29 и элемент И 31 предназначены для формирования пачки импульсов У 1, получаемок от совпадения положительных полуволн опорного напряжения источника 18 с состоянием 1 первого выхода счетчика 12. Количество импульсов в пачкезадается временным интервалом с помощью счетчика 12 таким, чтобы напряжение на интеграторах 4 и 5 в конце первого такта доходило до нужного для требуемой чувствительности уровня,Работа преобразователя происходит втри такта.На первом такте на втором выходе счетчика 1.2 - 1, на первом выходе - О. Импульсы У 1 синхронно с положительными полуволкамн опорного напряжения источника 1.8 поступают на управляющие входы коммутаторов 2 и 3. При наличии импульса У 1 напряжения с выходов СКД 1 через коммутаторы 2 и 3 поступают на входы интеграторов 4 и 5 и накапливаются там. В паузах между импульсами У 1 на входы интеграторов 4 и 5 ничего не поступает и оня выполняют роль аналоговых запоминающих устройств, При поступлении. сигнала на счетчик 12 со счетчика 11, который нахо,.дится в режиме постоянного счета, счетчик 12 увеличивает свое состояние на единицу, ка втором выходе счетчика 12 появляется О. С помощью коммутаторов 2 и 3 прекращается подача напряжений с выходов СКД 1 на интеграторы 4 н 5. При установке на первом выходе счетчика 12 1 начинается второй такт.По.фронту сигнала У 2 код квадранта, сформированный на выходах Комнаратора 17 и .элемента НЕ 24, записывается в ре,гкстр 25 н совместно с кодом блока 16 записывается в счетчик 11, Код с выходов регистра 25 подготавливает мульти плексор 28 к пропускакию положительного фронта сигнала (при ближайшем переходе через ноль напряжения одного иэ интеграторов) на О-вход триггера 13, который отсутствием 1 на первом выходе счетчика 12 был уст новлен в состояние О. Одновременно при появлении с 1 на первом выходе счетчика 12 с помощью коммутаторов 2 и 3 интеграторы 4 и 5 и инвертор 6 образуют замкнутую петлю - осциллятор. Прн ближайшем переходе через ноль напряжения одного из интеграторов 4 и 5 сигнал на выходе мультиплексора 28 принимает состояние 1 и триггер 19, который ранее поддерживался в состоянии О, переходит по ближайшему фронту импульса генератора 2 в состояние И, тем самым разрешая запись в регистр 13 кода из счетчика 11, который накапли вался там в течение интервала осцнллкрования. Отрицательный фронт импульса генератора 9, пройдя через элементы НЕ 22 и И 21, устанавливает в О счетчики 1 и 12 и тем самым устанавливает в О триггер 19 по й-входу. Начинается третий такт. На третьемгакте на выходе элемента ИЛИ 30 появляется 1, и интеграторы 4 и 5 начинают обнуляться, Третий такт продолжается до 30 тех пор, пока сигнал свыхода счетчика 11не увеличит на единицу состояние счетчика 2, т.е. начнется снова первый такт.В результате происходит увеличение точности преобразователя за счет компенсации погрешностк, вызванной задержанием аналоговых коммутаторов и компараторов, н устранения возможности сбоя при переполнении счетчика 11 при углах, близких к 90, 180, 270, 360, вследствие изменения постоянных времени интеграторов.4 О Экономический эффект от использования предлагаемого преобразователя определяется его техническим преимуществом.итеИ. В68 яско огоний Раушжгоро 30 Филиал Редактор К. ВолЗаказ 7458/38ВН Сост щук ТехреТираж ИПИ Государствен по делам изобретМосква, Ж - 35, ППП Патент, г,ь А, Смирноврес КорректоПодписноекомитета СССРи открытийсная наб.; д. 4/5д, ул. Проектная, 4