Цифровое устройство для управления инвертором с квазисинусоидальным напряжением

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ю а 2 Р 13 18 ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУИоА)( .:-:.,. и вых со;Вф ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Вологодский политехнический нститут(56) 1. Авторское свидетельство СССР9 613476, кл. Н 02 Р 13/18, 1978.2. Авторское свидетельство СССРпо заявке 9 3304215/24-07,кл. Н 02 Р 13/18, 1981,(54)(57) ЦИФРОВОЕ УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ С КВАЗИСИНУСОИДАЛЬНЫМ НАПРЯЖЕНИЕМ, содержащее преобразователь код-частота, Формирователь кваэисинусоидального напряжения,включающий счетчик, к выходу которо"го подключен линейный дешифратор, квходу счетчика подключен преобразователь код-частота, к выходу - входуправляемого кодом переключателякратности, выходом подключенного квходу распределителя, логическийблок, выполненный на первых элементах ИЛИ, подключенных через первыевходы соответствующих элементов Ик входам трех вторых элементов ИЛИ,оды распределителя подключены кответствующим первьи элементам ИЛИпервый, пятый и десятый выходы рас"пределителя подключены к входам трехтриггеров со счетным входом выходного формирователя, одни входы трехВВ-триггеров с пряьим,и инверсным вмходами которого подключены к выходам трех вторых элементов ИЛИ, выходкаждого ВЯ-триггера выходного формирователя подключен к первым входамдвух соответствующих элементов Ивыходного Формирователя, к вторьивходам которых подключены выходы со"ответствующего триггера со счетнымвходом, о т л и ч а ю щ е е с я тем,что, с целью улучшения формы напряжения на выходе инвертора и обеспечения независимости формы от режиманагрузки, оно снабжено датчикамиположительной и отрицательной полуволн токов инвертора, элементамиИ-НЕ по числу всех укаэанных датчиков, сумматором, тремя пороговымиблоками, а Формирователь квазисинусоидального напряжение - тремя груп.пами элементов И и элементами ИЛИ,причем выходы укаэанных датчиковподключены к первым входам соответствующих элементов И-НЕ, вторые вхо.ды которых подключены к прямым иинверсным выходам соответствующихВЯ-триггеров, а выходы через сумматор - к входам пороговых блоков, выходы пороговых блоков подключены кпервым входам элементов И соответствуюкей группы Формирователя квазисинусоидального напряжения, вторыевходы которых подключены к выходамлинейного дешифратора, выходы одно-именных элементов И всех групп объединены через элементы ИЛИ, выходыкоторых подключены к вторьзч входамсоответствующих элементов И логического блока.Изобретение относится к электротехнике, а именно к системам управления автономными инверторами напряжения, и может быть особенно эффективным в частотно-регулируемьи электропринодах с управлением от микропроцессоров и миниЭВИ.Известна цифровая схема управления инвертором напряжения, содержащаяпреобразователь код-частота, двареверсивным счетчика с дешифраторами, формирователь тактовых интервалов, распределитель и переключателькратности 13,Эта система обладает чрезмернойсложностью из-за нерациональногоиспользования счетчиков, а качествовыходного напряжения невысоко. Принеобходимости формирования трехфазной системы управляющих импульсон низвестном устройстве требуется двенадцать ренерсивных счетчиков исложная схема формирователя на выходераспределчтеля. Кроме того, в известном устройстве образованы замкнутые контура, например, выход преобразователя аналог-код, вход преобразователя аналог-код. Это можетиз-за запаздывания привести к нарушению тактовой синхронизации всейсистемы и к поянлению сбоев.Наиболее близким по структуре,алгоритму ФУнкционирования и достигаемому резуль "ату к изобретению является циФровое устройство для управления инвертором напряжения, содержащее генератор, управляемый кодом, включающий в себя последовательно соединенные генератор тактовойчастоты и упранляемьй делитель частоты, формирователь квазисинусоидального напряжения, включающий в себя 40последовательно соединенные счетчики линейный дешифратор, переключателькратности, распределитель, логический блок, сосгсяший из двух группячеек ИЛИ и ячеек И, и формирователь, 45включающий в себя первую и вторуюгруппы триггеров, выходами соединенных с входами ячеек И формирователя, причем выход вышеупомянутого генератора соединен с входом формирователя кназисинусоидального напряжения, первый вьхсд которого соединенс одним из входов переключателя кратности, а второй выход связан с первым входом логического блока, выходпереключателя кратности соединен свходом распределителя, выходы которого подключены к второму входу логического блока, кроме того, первый,пятый и десятый выходь; распределителя соединены с нходами первой группы триггеров формирователя, в товремя как соответствующие входывторой группы триггеров формирователя связаны с седьмым вьходом Формирователя квазисинусоидального на- у пряжения и с вьмодами лсгическогс блока 12 3.Известное устройство не содержит аналоговых элементов, основная часть алгоритма просто реализуется на микропроцессоре, а на выходе устройстваформируется шесть последовательностейуправляющих импульсов, модулированных по закону синуса, что улучшает форму выходного напряжения инвертораОсновным недостатком известного устройства является зависимость формы выходного напряжения и тока инвертора от коэффициента мощности нагрузки, что приводит к снижению точности частотно-регулируемых приводов и зависимости коэффициента передачи ст нагрузки,Цель изобретения - улучшение формы напряжения на вьходе иннертора и обеспечение независимости формь. напряжения от режима нагрузки инвертора.Для достижения этой цели устройство для управления инверторсм, содержащем преобразователь код-часто та, формирователь квазисинусоидального напряжения, включающий счетчик, к выходу которого подключен линейный дешиФратор, к входу счетчика подключен преобразователь код-частота, к выходу - вход управляемого кодом переключателя кратности, выходом подключенного к входу распределителя, логический блок, выполненный на первых элементах ИЛИ, подключенных через первые входы соответствующих элементов И к входам трех вторых элементов ИЛИ, выходы распределителя подключены к соответствующим первым элементам ИЛИ, первый, пять 1 й и десятый выходы распределителя подключены к входам трех триггеров со счетным входом выходного Формирователя, одни входы трех ВЯ-триггеров с прямым и инверсным выходами которого подключены к выходам трех вторых элементов ИЛИ, выход каждого кЯ-триггера выходного Формирователя подключен к первым входам двух соотнетствующих элементов И выходного формирователя, к вторым входам которых подключены выходы соответствующего триггера со счетным входом, снабжено датчиками положительной и отрицательной полуволн токов инвертора, элементами И-НЕ по числу всех указанных датчиков, сумматором, тремя пороговыми блоками, а формирователь кназисинусоидального напряжения - тремя группами элементон И и элементами ИЛИ, выходы датчиков положительной и отрицательной полунолн токов инвертора подключены к первым входам соответствуют;их элементов И-НЕ, вторые входы которых подключены к прямым и инверсным вы 1089756ных импульсных последовательностей,совпадающих по Фазе с полуволнами токов на выходе инвертора. Эти импульсные последовательности подаются напервые входы элементов И 19, выполняющих Функции датчиков состояния полуфаз инвертора, а на вторыевходы которых поступают импульсы свыходов триггеров 15, определяющиеинтервалы возможной работы вентилейинвертора. Сигналы с выходов дачиков состояния полуфаз через сумматор20 подаются на вход переключателя ходам соответствуюв.их ВЗ-триггеров. выходы через сумматор - к входам пороговых блоков, выходы которых под ключены к первым входам элементов И соответствуюшей группы формирователя квазисинусоидального напряжения, 5 вторые входы которых подключены к выходам линейного дешифратора, выхО- ды одноименных элементов И всех групп объединены через элементы ИЛИ, выходы которых подключены к вторым вхо дам соответствующих элементов И логического блока.На Фиг. 1 приведена схема устройства; на Фиг. 2 - схема формирователя вспомогательных алгоритмову на 15 фиг. 3 - таблица вспомогательных алгоритмов; на фиг. 4 - диаграммы работы устройства.Схема устройства (фиг. 1) содержит генератор 1 тактовых импульсов, счетчик 2, образующий с генератором тактовых импульсов генератор, управляемый кодом, и выполняющий Функции преобразователя 3 код-частота, последовательно соединеннь.е счетчик 4, линейный дешифратор 5 и Формирователь 6 вспомогательньж алгоритмов, образуюшие формирователь 7 квазисинусоидального напряжения, делитель, управляемый кодом и выполненный на счетчике 8, распределитель 9 импульсов, логический блок 10, собранный на последовательно соединенных элементах И 12 и элементах ИЛИ 13, формирователь 14 импульсов, содержаь,ий первую группу триггеров 1.5 со счет- З 5 ным входом, вторую группу ВЯ-триггеров 16 и элементы И 17, датчики 18 положительного и отрицательного полу волн токов инвертора элемента И-РЕ 19, сумматор 20, переключатель 21 40 алгоритмов, содержащий три пороговых блока 22. Формирователь 6 вспомогательных алгоритмов (Фиг. 1) содержит три группы элементов И 23 (Фиг,2), выходы соответствующих номеров кото" 45 рых объединены элементами ИЛИ 24. На фиг. 4 приведено задаваемое напряжение полуфазы Оз, реализуемое напряжение 0, а также отпираюшие импульсы одного транзистора при=0 (Ч 1, фиг. 4), для у = 30 эл,(Ч 1 ) и для :75 эл, (Ч 1) .Устройство работает следующим образом.Импульсы с выхода генератора 1 тактовой частоты (фиг, 1) поступают на счетный вход счетчика 2 .импульсов, на параллельные входы которого при каждом его переполнении записывается инверсный код требуемой частоты (Кл,3 К) . Таким образом реалиэу ется простая схема управляемого делителя частоты, в совокупности с генератором тактовой частоты выполняющая функции преобразователя 3 кодчастота, Сигнал с вь 1 хода преобразова 65 теля код-частота поступает на вход счетчика 4, который вместе с линейным дешифратором 5 и Формирователем 6 вспомогательных алгоритмов вьполня ет функции Формирователя 7 квазисинусоидального напряжения, т.е. Формирует широтно-модулированные импульсные последовательности, обеспечивающие требуемую Форму напряжения на выходах инвертора. Выход счетчика 4 поступает на вход переключателя 8 кратности, выполненного на счет чике, образующем управляемый кодом (22 ., 2) делитель, причем изменение коэффйциента деления задается тем же кодом, что и задание частоты, Переключатель кратности формирует импульсы переключения позиций распределителя 9, с кратностью (по частоте), пропорциональной величине входной частоты, задаваемой кодом. Все двенадцать выходов распределителя поступают на входы логического блока 10 (входы 1-й группы элементов ИЛИ 11), на другие входы которого (входы элементов И 12), подается одна из трех импульсных последовательностей (соответствующих одному из трех алгоритмов переключения вентилей инвертора) с выходов Формирователя 7 квазисинусоидального напряжения. Импульсы с первого, пятого и десятого выходов распределителя, а также с выходов логического блока поступают на соответствующие входы формирователя 14, причем импульсы с распределителя поступают на входы 1-й группь; триггеров 15, а импульсы с логического блока - на входы второй груп. пы триггеров 16. На вьходе триггеров 15 Формируются импульсы интервала возможного включения вентилей инвертора, а на выходах триггеров 16 импульсы, модулированные по требуемому закону, Эти две системы импульсов объединяются на входах элементов И 17, с которых импульсные последовательности поступают на выходные каскады системы управления вентилями инвертора.Одновременно с измерительных элементов (в схеме использованы шунты) сигналы (та, ЦтВ, тс (фиг.посту пают на входы датчиков 18, на выходах которого Формируются шесть прямоуголь 1089756алгоритмов 21, содержащего три пороговых элемента 22, настроенных на)три различных уровня срабатыванияф О, (,е 1, = 2, что соответствует либо полному совпадению по фазеполуволн тока и соответствукщих ин-тервалов возможной работы ( = 0),либо наличию несовпадений в однойполуфазе ( 1: 1), либо наличие одновременного несовпадения в двух полу- . Фазах, что соответствует коэффициентам мощности нагрузки инвертораКу =1; О 5 4 Кр (1 и 0 Ку 0,5В результате на выходе переключателя алгоритмов формируется одна изтрех команд, определяющая из какой 15комбинации выходных импульсов линейного дешифратора 5 набирать широтномодулированную импульсную последовательность, причем нарастаюшая (подлительности импульсов) импульснаяпоследовательность формируется отбором импульсов с дешифратора в прямом направлении, а совпадающая - отбором в обратном направлении.Формирование алгоритмов блоком б(Фиг. 1) осуществляется следующимспособом. На входы трех групп элементов И 23 (фиг. 2) подаются комбинации импульсов с соответствукжихвыходов линейного дешифратора 5(Фиг. 1), на общие входы которых подаются импульсы с соответствующих выходов переключателя алгоритмов. Выходы одинаковых номеров элементовИ 23 объединяются по три на шестиэлементах ИЛИ 24 (фиг, 2). Приведенная схема формирует каждую полуволну напряжения на 12 основных интервалах 120 тактами, с помощью дополнительных воздействий возможно Формирование на 12 п интервалах, где 40 п = 1,2,310 при сохранении выбранной тактовой частоты. На фиг. 3 приведены в табличной форме формируемые импульсные последовательности управления вентилями инвертора, 45 где значащими цифрами оббзначены открытые вентили инвертора, а нулям соответствует закрытое состояние вентилей, участвующих в формировании напряжения на данном интервале. Не обозначеннье вентили на данном интервале в работе не участвуют. Для примера ломанными горизонтальными линиями показана последовательность отбора импульсов различных алгоритмов для режимов г= 30 в эл. и у:75 элф 55 Названия алгоритмов имеют следующий смысл. Условность первого алгоритма заключается в том, что он синтезирован, исходя из предположения, что угол сдвига между током и напря жением на выходе инвертора отсутствует ( Э = О), но кривая тока непрерывна. Критический алгоритм соответствует граничному режиму, когда угол коммутации тока равен основному ин тервалу дискретности инвертора (в нашем случае: й(3 ), экстремальный алгоритм соответствует теоретически возможному максимальному углу коммутации /2. Поэтому на каждом втором тридцатиградусном отрезке каждого интервала дискретности он не показан, так как 7)У/2 не имеет смысла.На Фиг. 4 показаны импульсные последовательности, поясняющие работу устройства, Вдесь П - задаваемая Форма полуволны линейного напряжения. Однако эту форму не реализовать, так как на двух первых и двух последних десятиградусных интервалах нарушается условие Цдв+ П + П ,д =О. Поэтому для получения реализуемой формы о приходится смещать крайние импульсы внутри своих десятиградусных интервалов. В соответствии с алгоритмом, приведенным на фиг.4, при Формировании напряжения полу- фазы П при у = 30 эл. на ЧТ, например, подаются управляющие импульсы 11 ЗО (Фиг. 4), формируемые на каждом первом тридцатиградусном отрезке интервала по критическому алгоритму, а на каждом втором - по условному алгоритму. Для случаяу = 75 эл. интервал коммутации то- ка превышает на 15 эл. основной интервал дискретности преобразовао теля. Поэтому каждые первые 15 эл. после коммутации полуфазы существуют два короткозамкнутых контура с током в ннверторе, и формирование импульсных последовательностей для управления вентилями инвертора (например, Ч 1, фиг. 4) осуществляется по экстремальному алгоритму, а остальные 45 эл. основного интервала дискретности инвертора - по критическому алгоритму (фиг. 4,3).1Таким образом, по сравнению с известным в предлагаемом устройстве формируемые импульсные последователь. ности управления вентилями инвертора автоматически перестраиваются по сиг. йалам о текущем состоянии полуфаз (о режиме нагрузки) инвертора, обеспечивая неизменность Формь квазисинусоидального напряжения на выходе инвертора. При этом видеупомянутые импульсные последовательности формируются эа счет поочередного отбора сигналов, вырабатываемых по законам трех жестко зашитых в программу алгоритмов. Время перестройки, т.е. перехода с одного алгоритма на другой, соответствует одному тактовому интервалу, что для приведенного примера соответствует 1,5 эл. Благодаря использованию трех неизменных алгоритмов и минимальному количеству коммутаций основная часть схемы (блоки 7-10) реализуется на одном микропроцессоре, а в случае исполь 1089756зования преобразователя в более сложном комплексе числовьм управлениемфункции перечисленных блоков и блока 3 (фиг.1) реализуются ЭВИ. Стабилизация формы напряжения делаетпостоянным коэффициент передачи 5инвертора по напряжению, расширяет диапазон частотного регулирования, 1 исключает шагание исполнительных приводов на ползущих скоростях. Это приводит к повышению точности и снижению зоны нечувствительности исполнительных следящих приводов,что особенно важно в приводах роботов и манипуляторов,