Устройство для передачи и приема цифровой информации

СНИХ ЕСНИХ СОЮЗ СОЦИА СПУБЛИ Е ИЗОБРЕТЕНИ У К АВТОРСКОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) 1. УСТРОЙСТВО ДПЯ ПЕРЕДАЧИИ ПРИЕМА ЦИФРОВОЙ ИНФОРИАЦИИ, содержащее триггер, первый и второй входы, которого подключены к первым входампервого и второго элементов И, вторые входы которых соединены соответственно с первым и вторым выходамитриггера, инвертор, трансформатор ипервый, второй, третий и четвертыйрезисторы, о т л ич а ю щ е е с ятем, что, с целью повышения объемапередаваемой информации по однойлинии связи, введены коммутатор, пятый, шестой и седьмой резисторы,два диода, дифференциальный усилитель и выпрямитель, входы которогосоединены с выходами дИфференциального усилителя, первый вход которогосоединен с первым выводом первогорезистора и с первым выходом коммутатора, второй выход которого соединен с вторым входом дифференциального усилителя и с первым выводомвторого резистора, второй вывод которого подключен ко второму выводупервого резистора, к первому выводутретьего резистора и к первому выводу четвертого резистора, второйвывод которого заземлен,. второй вывод третьего резистора подключен кположительному выводу источника питания, причем первый вывод коммутатора подключен к первому выводу пятого резистора и к первому выводу шестого резистора, второй вывод которого соединен с .первым выводом трансформатора и с катодом первого диода, анод которого соединен с анодом второго диода, катод которого соединен а вторым выводом трансформатора и с первым выводом седьмого резистора, второй вывод которого сое динен с вторым выводом пятого резистора и с вторым выводом коммутатора, первый вход которого соединен с выходом инвертора, вход которого соединен с первым и вторым входами триггера, третий вход которого соединен с третьими входами первого и второго элементов И, выходы которых подключены соответственно к второму и третьему входам коммутатора.2, Устройство по п,. 1, о т л ич а ю щ е е с я тем, что коммутатор содержит шесть резисторов и шесть транзисторов, базы которых подключены к первым выводам соответственно первого, второго, третьего, четвертого, пятого и шестого резисторов, причем коллектор первого транзистора подключен к положительному выводу источника питания и к коллектору второго транзистора, эмиттер которого соединен с коллектором третьего транзистора и с коллектором четвертого транзистора, эмиттер которого заземлен и соединен с эмиттером пятого транзистора, коллектор которого соединен с эмиттером первого транзистора и с коллектором шестого транзистора, второй вывод первогорезистора соединен с вторым выводомчетвертого резистора, второй выводвторого резистора соединен с вторымвыводом пятого резистора, второй вывод третьего резистора соединен свторым выводом шестого резистора иявляется первым входом коммутатора,вторым входом которого является второй вывод первого резистора, третьим 1088150входом коммутатора является второй вывод второго резистора, первым выходом коммутатора является эмиттер шестого транзистора, коллектор которого является первым вьводом коммутатора, вторым выводом которого является коллектор третьего транзистора, эмиттер которого является вторым выходом коммутатора,15 1Изобретение относится к техникесвязи и может быть использовано всистемах цифровой передачи информации.Известно устройство для передачи5информации, содержащее триггер, входкоторого соединен с первыми входамипервого и второго элементов И-НЕ,вторые входы которых подключены к10соответствующим выходам триггера,выходы первого и второго элементовИ-НЕ соединены с входами преобразователей, выходной согласующий блок,переключатели тока, два инвертора иисточник опорных напряжений 1 .Недостатком устройства являетсясложность конструкции.Наиболее близким техническим решением к изобретению является уст 20ройство, содержащее триггер, первыйи второй входы которого подключенык первым входам первого и второгоэлементов И, вторые входы которыхсоединены соответственно с первыми вторым выходами триггера, инцрр 25тор, трансформатор и первый, второй,третий и четвертый резисторы Ц .Однако известное устройство обладает недостаточным объемом передаваемой информации па одной линиисвязи,Цель изобретения - повышениеобъема передаваемой информации поодной линии связи,Для достижения цели в устройство 35для передачи и приема цифровой информации, содержащее триггер, первыйи второй входы которого подключенык.первым входам первого и второгоэлементов И, вторые входы которых 40соединены соответственно с первым и 2вторым выходами триггера, инвертор, трансформатор и первый, второй, третий и четвертый резисторы, введены коммутатор, пятый, шестой и седьмой резисторы, два диода, дифференциальный усилитель и выпрямитель, входы которого соединены с выходами диФФеренциального усилителя, первый вход которого соединен с первым выводом первого резистора и с первым выходом коммутатора, второй выход которого соединен с вторым входам дифференциального усилителя и с первым выводом второго резистора, второй вывод которого подключен к второму выводу первого резистора, к первому выводу третьего резистора и к.первому выводу четвертого резистора, второй вывод которого заземлен, второй вывод третьего резистора подключен к положительному выводу источника питания, причем первый вывод коммутатора подключен к первому выводу пятого резистора и к первому выводу шестого резистора, второй вывод которого соединен с первым вьводом трансформатора и с катодом первого диода, анод которого соединен с анодом второго диода, катод которого соединен с вторым вьводом трансформатора и с первым выводом седьмого резистора, второй вывод которого соединен с вторым выводом пятого резистора и с вторым выводом коммутатора, первый вход которого соединен с выходом инвертора, вход которого соединен с первым и вторым входами триггера, третий вход которого соединен с третьими входами первого и второго элементов И, выходы которых подключены соответственно квторому и третьему входам коммутатора.При этом коммутатор содержит шесть резисторов и шесть транзисторов, базы которых подключены к первым выводам соответственно первого, второго, третьего, четвертого, пятого и шестого резисторов, причем коллектор первого транзистора подключен к положительному выводу источника питания и к коллектору второго транзистора, эмиттер которого сое" динен с коллектором третьего транзистора и с коллектором четвертого транзистора, эмиттер которого заземпен и соединен с эмиттером пятого транзистора, коллектор которого соединен с эмиттером первого транзистора и с коллектором шестого транзистора, второй вывод первого резистора соединен с вторым выводом четвертого резистора, второй вывод второго резистора соединен с вторым выводом пятого резистора, второй вывод третьего резистора соединен с вторым выводом шестого резистора и является первым входом коммутатора, вторым входом которого является. второй вывод первого резистора, третьим входом коммутатора является второй вывод второго резистора, первым выходом коммутатора является эмиттер шестого транзистора, коллектор которого является первым выводом коммутатора, вторым выводом которого является колллектор третьего транзистора, эмиттер которого являет ся вторым выходом коммутатора.На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 - структурная электрическая схема коммутатора.Предложенное устройство для передачи и приема цифровой информации содержит триггер 1, элементы И 2 и 3, инвертор 4, коммутатор 5, резисторы 6 - 12, выпрямитель 13, дифференциальный усилитель 14, диоды 15 и 16 и трансформатор 17.Коммутатор содержит резисторы 18 - 23 и транзисторы 24 - 29,Устройство работает следующим образом.На первый и второй входы триггера 1 поступают информационные бинар" ные сигналы, а на третий вход - тактовые импульсы, период следования которых Т, а длительность Т/2 (где 1088150Т - длительность передачи одногобита информации),Триггер под воздействием такто"вых импульсов изменяет свое состояние только в.том случае, если наего первом и втором входах сигналлогической "1".Сигналы с первого и второго выходов триггера 1 поступают, соответстО венно на вторые входы элементов.И 2 и 3, на первые и третьи входыкоторых, соответственно, поступаютинформационные двоичные сигналы итактовые сигналы. Благодаря такой15. схеме соединения при наличии на входе бинарного сигнала, равного логической "1", на выходах элементовИ 2 и 3 формируются чередующиесясигналы, длительность которых равна20 длительности бита информации. Причем,когда на выходе одного из элементовИ появляется сигнал, на выходе другого в это время отсутствует. Такформируются биполярные полупериод 25 ные сигналы. Для формирования квазитроичных сигналов необходимо отсоединить третьи входы элементов И 2и 3 от третьего входа триггера 1и соединить с вторыми входами элеЗ 0 ментов И 2 и 3.1При этом на выходах элементовИ 2 и 3 будут формироваться чередующиеся сигналы, длительность которыхравна длительности бита информации.35 Сигналы с выходов элементов И 2 и 3поступают на второй. и третий входы коммутатора 5. На первый входкоммутатора 5 подаются с инвертора4 инвертированные информационные сиг 40 налы, которые при сигнале логической"1" на информационном входе отключают первый и второй выходы от первого и второго выводов коммутатора5, а при сигнале логического "О"45 наоборот подключают. С помощью резисторов 9 и 1 О через резисторы 11 и12 на входы дифференциального усилителя 14 подается напряжение смещения.Передача биполярных сигналов в50 линию связи осуществляется при наличии на выходах элементов И 2 и 3,соответственно, сигналов логической"1" и логического "О" или наоборот.Прием биполярных сигналов с линии55 связи осуществляется при наличии наинформационном входе сигналов логического "О". При этом под действиемсигнала логической "1", поступающегос выкода инвертора 4 на первый вход коммутатора, первый вывод последнего подсоединяется к его первому выходу, а второй вывод коммутатора 5 подключается к второму своему выходу. 5Коммутатор 5 работает следующим образом.Передача биполярных сигналов в линию связи осуществляется при налиФчии на втором и третьем входах, соот- о ветственно, сигналов логической "1" и логического."О" или логического "0" и логической "1", а на нервом входе сигнала логического "О". Под действием сигнала логического "О" 15 на первом входе транзисторы 26 и 27 закрываются и отключают первый и второй входы дифференциального усилителя 14 от линии связи. При наличии на первом и третьем входах коммута тора 5 сигналов соответственно логической "1" и логического "О" образуется цепь тока: плюс источника питания - открытый транзистор 28 - первый вывод - нагрузка - второй вы вод - открытый транзистор 25 " земляная шина. В линию связи подается импульс одной полярности. При наличии на первом и третьем входах сигналов соответственно логического "0" и логической "1" образуется цепь тока; плюс источника питания - открытый транзистор 24 - второй вывод- нагрузка - первый вывод - открытый транзистор 29 - земляная шина. В линию связи подается импульс другой полярности.Прием биполярных сигналов осуществляется при наличии на втором и третьем входах сигналов логического "0", а на первом входе сигналов логической "1". При этом транзисторы 24, 25, 28 и 29 закрыты, а транзисторы 26 и 27 открыты. Биполярные сигналы с первого и второго выводов через открытые транзисторы 26 и 27 поступают на первый и второй выходы.Таким образом, предложенное устройство осуществляет как передачу, так и прием биполярных сигналов по одной линии связи, что повышает объем передаваемой информации.1088150Составитель А.МоскевичРедактор А,Козориз Техред М,ТеперКорректор А.ДзяткоЗаказ 2690/53 Тираж 635 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4