Параллельный анализатор спектра

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСКРЕСПУБЛИК А 1) С 01 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпо делАм изоБРетений и ОткРытийОПИСАНИЕ ИЗОБРЕТЕНИЯ свидетельство01 Н 23/16, 19 т АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) 1. Третьоктавный анализатор спектра в реальном времени, модель 3347. Каталог фирмы Брюль и Къер, Дания, 1976.2. Авторское СССР 9 588504, кл. С 77.(54) (57) ПАРАЛЛЕЛЬНЫЙ АНАЛИЗАТОР СПЕКТРА, содержащий К параллельно включенных избирательных каналов, каждый из которых состоит из последовательно соединенного полосового фильтра, детектора, интегратора и ключа, а также общий для всех каналов измеритель выходного сигнала, подключенный к выходам ключей, о тл и ч а ю щ и й с я тем, что, с целью повышения точности и быстродействия измерения путем введения зависимых от центральных частот изби рательных каналов циклов из опроса, , избирательные каналы в нем объединены ви октавных групп, каждая из которых состоит из т избирательных каналов, и он снабжен кольцевым счетчи ком скоэффициентом пересчета т, дешифратором последнего состояния кольцевого счетчика, формирователем короткого импульса, генератором тактовых импульсов делителем, двумя элементами И, блоком цифрового дифФеренциального анализатора, состоящего из сдвигающего регистра, сумматора и линии задержки, а также счет.чиком с коэффициентом пересчета и, дешчфратором последнего состояния счетчика, первым триггером, генера-тором одиночного импульса, элементом ИЛИ, вторым. триггером, третьим элементом И, первым буферным регистром, вторым буферным регистром, первым дешифратором, имеющим и выходов, и й вторыми дешифраторами, имеющими Щ выходов, которые подключены к управляющим входам ключей соответствующих октавных групп, при этом первые входы вторых дешифраторов подключены к выходам первого дешифратора, а вторые входы подключены к выходам кольцевого счетчика с коэффициентом пересчета п, к первым входам измерителя выходного сигнала и к входам дешифратора последнего состояния кольцевого счетчика, выход которого подклю чен к первому входу первого элемента И и к входу формирователя короткого импульса, выход которого подключен кС первому входу счетчика с коэффициен- э том пересчета й, к второму входу первого триггера, к первому входу генератора одиночного импульса, к второму входу второго триггера и к второму входу сумматора, причем первый вход сумматора подключен к выходу сдвигающего регистра, а его треий вход подключен к выходу линии задержки, вход которой подключен к второму выходу сумматора, первый выход сумматора подкЛючен к первому входу сдвигающего регистра и к второму входу генератора одиночного импульса, выход которого подключен к второму входу элемента ИЛИ и к первому входу второго триггера,. выход этого триггера подключен к второму входу третьего элемента И, выкод которого подключен к первому входу элемента ИЛИ, выход элемента ИЛИ подключен к. второму входу первого буферного регистра, выходы которого подключены к первым входам второго буферного регистра, а первые входы подключены к выходам Счетчика с коэффициентом пересчета й и к входам дешифратора последнего состояния счетчика, выходкоторого подключен к первому входу третьего1 О 68 ВЗ 5 25 30 35 40 45 элемента И и к первому входу первоготриггера, выход первого триггераподключен к второму входу второгоэлемента И, выход которого подключенк второму входу счетчика с коэффициентом пересчета и и к второму входусдвигающего регистра, а первый входвторого элемента И подключен квыходу генератора тактовых импульсови к входу делителя, выход делителя Изобретение относится к радиоизмерительной технике и предназначе.но для анализа спектров электрических сигналов.Известны анализаторы спектра,содержащие избирательные каналы всоставе полосового фильтра, детекто.ра, интегратора, коммутатора, выходного измерителя и блока управленияС 11.Недостатком устройств являетсян изк ое быс тр оде йс тв ие .Наиболее, близким к изобретениюявляется анализатор спектра, содержащий параллельно включенные избирательные каналы, каждый из которыхсостоит из последовательно соединен.ных фильтра, детектора, интегратора и ключа, а также блок управленияи измеритель выходного сигнала Г 22,Недостатком известного анализатора является низкая точность измерений при большом числе избирательныхканалов.Цель изобретения - повышение точности и быстродействия измерения путем введения зависимых от центральных частот избирательных каналов циклов их опроса.Поставленная цель достигаетсятем, что в параллельном анализатореспектра, содержащем к параллельновключенных избирательных каналов, каждый из которых состоит из последовательно соединенного полосового фильтра, детектора, интегратора и ключа, а также общий для всех кана,лов измеритель выходного сигнала, подключенный к выходам ключей, избирательные каналы объединены в о октавных групп, каждая из которых состоит из го избирательных каналов, и он снабжен кольцевым счетчиком с коэффициентом пересчета Ю , дешифратором последнего состояния кольцевого счетчика, формирователем короткого импульса, генератором тактовых импульсов, делителем, двумя элементами И, блоком цифрового дифферен,циального анализатора, состоящего подключен к входу кольцевого счетчика с коэффициентом пересчета п 1,к третьему входу измерителя выходного сигнала и к второму входу первогоэлемента И, выход первого элементаИ подключен к второму входу второгобуферного регистра, выходы которогоподключены к входам первого дешифратора и к вторым входам измерителявыходного сигнала. из сдвигающего регистра, сумматораи линии задержки, а также счетчикомс коэффициентом пересчета О, дешифратором последнего состояния счет чика, первым триггером, генераторомодиночного импульса, элементом ИЛИ,вторым триггером, третьим элементомИ, первым буферным регистром, вторымбуферным регистром, первым дешифра тором, имеющим и выходов, и О вторыми дешифраторами, имеющими ю выходов,,которые подключены к управляющимвходам ключей соответствующих октавных групп, при этом первые входывторых дешифраторов подключены к вы-ходам первого дешифратора, а вторыевходы подключены к выходам кольцевого счетчика с коэффициентом пересчета т, к первым. входам измерителявыходного сигнала и к входам дешиф ратора последнего состояния кольцевого счетчика, выход которого подключен к первому входу первого элемента И и к входу формирователя короткого импульса, выход которогоподключен к первому входу счетчикас коэффициентом пересчета й, квторому входу первого триггера, кпервому входу генератора одиночногоимпульса, к второму входу второготриггера и к второму входу сумматора, причем первый вход сумматораподключен к выходу сдвигающего регистра, а его третий вход подключенк выходу линии задержки, вход которой подключен к второму выходу сумматора, первый выход сумматора подключен к первому входу сдвигающегорегистра и к второму входу генератора одиночного импульса, выход которого подключен к второму входу элемента ИЛИ и к первому входу второготриггера, выход этого триггера подключен к второму входу третьего элемента И, выход которого подключен кпервому входу элемента ИЛИ, выходэлемента ИЛИ подключен к второму входу первого буферного регистра, выходы которого подключены к первымвходам второго буферного регистра,апервые входы подключены к выходамсчетчика с коэффициентом пересчета1 Ъ и к входам дешифратора последнего.состояния счетчика, выход которогоподключен к первому входу третьегоэлемента И и к первому входу первоготриггера, выход первого триггера подключен к второму входу второго элемента И, выход которого подключен квторому входу счетчика с коэффициентом пересчета о и к второму входу 10сцвигающего регистра, а первый входвторого элемента И подключен к выходу генератора тактовых импульсов ик входу делителя, выход делителяподключен к входу кольцевого счетчика 15с коэффициентом пересчета Оч, ктретьему входу измерителя выходногосигнала и к второмувходу первогоэлемента И, выход первого элементаИ ПОдключен к втОРОму входу втОРОГО 20буферного регистра, выходы которогоподключены к входам первого дешифратора и к вторым входам измерителявыходного сигнала.На чертеже представлена структурная схема анализатора.Устройство содержит избирательные каналы 1, состоящие из полосовогоФильтра 2 с одинаковой для всех каналов относительной полосой пропускания, детектора 3, интегратора 4,ключа 5, а также кольцевой счетчик6 с коэффициентом пересчета Я , дешифратор 7 последнего состояниякольцевого счетчика, формирователь 8короткого импульса, генератор 9 35тактовых импульсов, делитель 10, первый элемент И 11, второй элементИ 12, блок 13 цифрового дифференциального анализатора, состоящий изсдвигающего регистра 14, сумматора 4015 и линии 16 задержки, счетчик 17,с коэффициентом пересчета О , дешифратор 18 последнего состояниясчетчика, первый триггер 19, генератор 2 О одиночного импульса, элемент 45ИЛИ 21, второй триггер 22, третийэлемент И 23, первый буферный регистр24, второй буферный регистр 25, первый дешифратор 26, второй дешифратор 27, измеритель 28 выходного сигнала,Параллельный анализатор спектра работает следующим образом.Исследуемый сигнал подается на параллельно соединенные избирательные каналы 1, объединенные в й октавных групп, каждая из которых содержит 1 л избирательных каналов 1, выходы которых подключены к входу измерителя 28 выходного сигнала. Так как 60 для исключения потери информации вре. мя цикла опроса канала должно быть близко к времени анализа, время цикла опроса избирательных каналов не должно быть одно и то же для каждо го из них и должно зависеть от ихполосы пропускания.Для этого избирательные каналыразделены на октавные группы н ихкоймутация осуществляется по Определенному закону,Генератор 9 тактовых импульсоввырабатывает тактовые импульсы, поступающие на вход второго элементаИ 12 и на вход делителя 10. Делитель10 производит деление тактовой частоты, причем не менее, чем в й раз.С выхода делителя 10 тактовые импуль.сы поступают на счетный вход кольцевого счетчика с коэффициентом пересчета пч и для синхронизации процесса измерения на входы измерителя 28выходного сигнала,После счета т импульсов на выходедешифратора 7 последнего состояниякольцевого счетчика образуется уровень логической 1, который поступает на первый вход первого элемента И 11 и подготавливает его к открыванию, а также на вход формирователя8 короткого импульса. На выходе формирователя 8 короткого импульса образуется импульс подготовки, которыйпоступает на вход установки в нольсчетчика 17 с коэффициентом пересчета ц. и устанавливает на его выходахкод 0000, на единичные входы первого триггера 19 и второго триггера22, устанавливая на их прямых выходах уровень логической 1 ф, напервый вход генератора 20 одиночногоимпульса, устанавливая на его выходе сигнал логического 0, напервый вход слагаемого сумматора 15.Сумматор 15 вместе со сдвигающим регистром 14 и линией 16 задержки работают по схеме блока 13 цифровогодифференциального анализатора, Напервом входе слагаемого сумматора 15находится уровень логического 0,постуйающий с выхода и -разрядногосдвигающего регистра 14, так каксодержимое регистра 14 - 0000, Врезультате суммирЬвания на выходесумматора 15 образуется уровеньлогической 1, поступающий навход сдвигающего регистра 14 и навторой вход генератора 20 одиночногоимпульса. На выходе генератора 20одиночного импульса образуется одиночный импульс логической ф 1 ф.Этот импульс, поступая на нулевойвход второго триггера 22, переводитсостояние на его прямом выходе влогический 0, а также, поступаяна второй вход элемента ИЛИ 21, образует на его выходе импульс логической 1, который, поступая навход разрешения записи первого буферного регистра 24, разрешает записькода счетчика 17 с коэффициентомпересчета й . В этот момент код0000, С выходов первого буферного16 задержки. Этот уровень логической 1, поступая на второй вход генератора 20 одиночного импульса, вызовет на его выходе появление уровня логической ф 1 фф, и на выходе элемента ИЛИ 21 также появится уровень логической 1. Этот сигнал, поступая на вход разрешения записи первого буферного регистра 14, разрешит запись кодасчетчика 17 с коэффициентом пересчета О , который будет в этот момент0001,Когда на выходе делителя 10.появится очередной импульс, произойдет запись этого кода во второй бу-. . Ферный регистр 25. По этому коду на первом дешифраторе 26 сигнал логической 1 образуется на следующем выходе и осуществится опрос следующей октавной группы.В работе схемы возможен момент, когда содержимое сдвигающего регистра 14 будет 1111. При этом генератор 20 одиночного импульса не сможет отработать одиночный импульс логической ф 1.В таком случае, когда на выходе дешифратора 18 последнего состояния счетчика образуется уровень логической 1, этот уровень поступит на первый вход третьего элемента И 23, на втором входе третьего элемента И 23 также будет уроВень логической 1, поступающий с прямого выхода второго триггера 22, так как генератор 20 одиночного импульса, не отработав логической 1, не перебросит состояние его инверсного выхода.На выходе третьего элемента И 23 образуется уровень логической 1, поступающий на первый вход элемента ИЛИ 21 На выходе элемента ИЛИ 21 появится уровень логической 1,который разрешит запись в первый буферный регистр 24. При этом код будет 11111, После того, как этот код перепишется.во второй буферный регистр 25, произойдет опрос последней П-й октавной группы.Так как работа всей схемы определяется работой блока 13 цифрового дифФеренциального анализатора, то следующей опрашиваться будет первая октавная группа и т.д.Для синхронизации процесса измерения и привязки результата измерения к соответствующему избирательному каналу на входы измерителя 28 выходного сигнала подаются коды кольцевого счетчика б с коэффициентом пересчета Щ, второго буферного регистра 25, а также сигнал с выхода делителя 10;Применение изобретения позволяет повысиТь точность измерений за счет уменьшения времени на цикл оп. регистра 24 этот код поступает навходы второго буферного регистра 25.Когда на выходе делителя 10 появится юг+1 импульс, он пройдет черезпервый элемент И 11, так как наПервом входе первого элемента И 11уровень логической 1, поступающий с дешифратора 7 последнего состояния кольцевого счетчика, С выхода первого элемента И 11 импульс логической ф 1 фф поступает на вход разрешения записи второго буферного регистра 25. Во второй буферный регистр 25 перепишется код с первогобуферного регистра 24. Код с выходовбуферного регистра 25 поступает на 15входы первого дешифратора 26. Прикоде 0000 на первом выходе первого дешифратора 26 вырабатывается уровень логической ф 1 и производитсявыборка первого из вторых дешнфраторов 27. На вторые входы вторых дешифраторов 2 поступает код кольцевого счетчика б с коэффициентом пересчета о 1, С изменением этого кодапоследовательно вырабатываются сигналы логической ф 1 ф на выходахвыбранного второго дешифратора 27,поочередно открывающие ключи 5 первой октавной группы.Уровень логической 1, поступающий с прямого выхода первоготриггера 19, разрешает прохождениетактовых импульсов с выхода генератора 9 тактовых импульсов через второй элемент И 12 на счетный входсчетчика 17 с коэффициентом пересчета й и на вход сдвига сдвигающегорегистра 14 до тех пор, пока счетчик17 с коэффициентом пересчета И непросчитает о импульсов, после чегона выходе дешифратора 18 последнего 40состояния счетчика образуется уровень логической фф 1 ф, который; действуя на нулевой вход первого триг=гера 19, изменяет состояние егопрямого выходав логический ф 0 изапрещает дальнейшее прохождениетактовых импульсов,Так как в первом из й .тактов навыходе суммы сумматора 15 был уровень логической 1, то после сдви. 50га на й тактов содержимое сдвигающего регистра 14 будет 0001.После того, как на выходе Формирователя 8 короткого импульса поя,вится следующий импульс, схема сработает аналогично, причем на первомвходе слагаемого сумматора 15 находится уровень логической 1,поступающий с выхода сдвигающего регистра 14. Поэтому на выходе сумматора 15 будет уровень логического 601 б, а уровень логической 1появится на выходе переноса сумматора 15, и на выходе суммы сумматора 15 уровень логической 1 .появится, задержанный на такт линией 5роса высокочастотных избирательныхканалов при не влияющем на точность .измерения некотором увеличении времени цикла опроса низкочастотных избирательных каналов. Так, при опросе 45 избирательных каналов третьоктавнога анализатора спектра в диапазоне частот от 1 Гц до 25 кГц, объединенных в 15 октавных групп привремени одного такта опроса 2 мс(0,66 мс время измерения на одномизбирательном канале) время циклаопроса самой высокочастотной октав"ной группы составляет 4 мс (соответственно такой же цикл и для каждого избирательного канала этой группы),а самой низкочастотной - 33 с.При опросе избирательных каналовпоследовательно один за другим, визвестном устройстве, время цикла 5 опроса для всех каналов одинаковои составляет (при времени измеренияна один канал 0,66 мс) 29,7 мс, чтомного для высокочастотных каналов,и в то же время излишне так часто 10 опрашивать низкочастотные. Такимобразом, для данного случая при применении предлагаемЬго устройствавремя цикла опроса высокочастотныхканалов уменьшается в 7,4 раза.1068835 Составитель А, ОрловВрковецкая Техред С.Легеза Коррек Ферен акто Заказ 11457/40ВН 3035, Мо Ужгород, ул, Проектная,П Патен Фили Тираж 711И Государственного коми делам изобретений и от ква, Ж, Раушская наб Подлисноета СССРрытий д, 4/5