Устройство для воспроизведения цифровых сигналов

(19) (106 11 В 5 02 О 09 ПИСАНИЕ ИЭОБРЕТЕНИ К АВТОРСКОМ ЕТЕЛЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1., Авторское свидетельство СССР9 455364, кл. б 11 В 5/02, 1974.2. Авторское свидетельство СССРпо заявке Р 3266580/18-10,кл. 6 11 В 27/36, 27.03.81.3. Авторское свидетельство СССРпо заявке 9 3220120/18-10,кл. Й 11 В 5/02, 11.12.80,(прототип).(54)(57) УСТРОЙСТВО ЦЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИФРОВЫХ СИГНАЛОВ, содержацее коммутатор, в каждом из двухканалов последовательно соединенные корректор и ограничитель, вы-.ходом подключенный к информационно.му входу фазового детектора и ковходу блока синхронизации, выходыпервых и вторых нечетных импульсовкоторого соединены с тактовыми входами фазового детектора, первыйтриггер контроля и первый регистрсдвига, информационные входы которыхподключены к выходу фазового детектора, входы синхронизации и сбросапервого триггера контроля соединены соответственно с выходами вторых четных и вторых нечетных имПульсов блока синхронизации, выходпервых четных импульсов которого соединен с тактовым входом первого регистра, сдвига, первый и второй элементы И, одни входы которых соединены соответственно с управляюцим выходом коммутатотора и с выходом первых четных импульсов блока синхрони" зации, а информационный вход коммутатора подключен к выходу второго элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения верности воспроизведения, в него введены в каждом канале последовательно соединенные второй и третий регистры и последовательно соединенные второй и третий триггеры контроля, входы вторых регистра и триггера контроля подключены к выходам первого регистра и первого триггера контроля соответственно,. блок синхронизацииФ выполнен с выходами третьих и четвертых четных и нечетных импульсов, при этом выход первых нечетных импульсов блока синхронизации дополни" тельно подключен ко входу синхрониза ции второго триггера контроля, выхо- ф ды третьих четных и четвертых нечетных импульсов - ко входу синхронизации третьего триггера контроля и ко входу. сброса второго триггера контроля соответственно, выходы третьих нечетных и четвертых четныхимпульсов - к тактовым входам второго и третьего регистров соответственно, а выходы третьего регистра и третьего триггера контроля соединены о соответственно с другими входами пер вого и-второго элементов И.Изобретение относится к вычислительной технике и предназначено для использования в запоминающих устройствах с магнитным носителем, запись информации в которые производится способом частотной модуляции (4 М по двум каналам.Известно устройство для воспроизведения цифровой информации, содержащее в каждом из двух каналов последовательно. соединенные корректор 10 и ограничитель, подключенный одновременно к Фаэовому детектору и блоку синхронизации, выходы которого соединены с тактовыми входами Фазового детектора, линию задержки и пере множитель элемент И )Ц .Однако оно имее низкую верность воспроизведения информации, так как пропускает искаженный сигнал, который возникает иэ-за дефектов носителя и не имеет элементов, предназначенных для обнаружения и исправления ошибок..Известно также устройство для реализации способа записи и воспроизведения информации, содержащее последовательно соединенные накопитель, буферные запоминающие блоки, преобразователи параллельных кодов в последовательный, сдвигающие регистры, элементы И и элементы ИЛИ, а также последовательно соединенные в каждом канале первый триггер, элемент И и второй триггер, выходом подключенный к другому входу элемента И 23. 35Устройство позволяет заменять дефектную часть информации на информацию аналогичного содержания в дублирующем канале, однако при контроле на четность требует записи 40 дополнительного разряда, а также не позволяет обнаруживать двойные ошибки в информационной группе.Наиболее близким к предлагаемому по технической сущности и достигае мому результату является устройство для воспроизведения цифровых сигналов, содержащее коммутатор и в каждом из двух каналов последовательно соединенные корректор и ограничитель, подключенные к фазовому детектору и блоку синхронизации, первый и второй элементы И, соединенные с регистром сдвига и триггером контроля, вхо," ды которых подключены к выходам Фазового детектора и блока синхронизации 131.Однако известное устройство невозможно использовать в случае вознйкновения фазовых сдвигов входных сигналов в одном из каналов относительно 60 другого, особенно когда фазовый сдвиг может изменяться во времени на несколько тактовых интервалов. При этом на выходе появляются ошиб ки цифрового сигнала. 65 Цель изобретения - повышениеверности воспроизведения,Поставленная цель достигаетсятем, что в устройство для воспроизведения цифровых сигналов, содержащее коммутатор, в каждом из двухканалов последовательно соединенныекорректор и ограничитель, выходом подключенный к информационному входуфазового детектора и ко входу блока синхронизации, выходы первых ивторых нечетных импульсов которогосоединены с тактовыми входами фазового детектора, первый триггерконтроля и первый регистр .сдвига,информационные входы которых подключены к выходу фазового детектора,входы синхронизации и сброса первого триггера контроля соединены соответственно с выходами вторых четныхи вторых нечетных импульсов блокасинхронизации, выход первых четныхимпульсов которого соединен с тактовым входом первого регистра сдвига,первый и второй элементы И, однивходы которых соединены соответственно с управляющим выходом коммутатора,и с выходом первых четныхимпульсов блока синхронизации, аинформационный вход коммутатора подключен к выходу второго элемента И,введены в каждом канале последова"тельно соединенные второй и третийрегистры и последовательно соединенные второй и третий триггеры контроля, входы вторых регистра и триггера контроля подключены к выходампервого регистра и первого триггера контроля соответственно, блок синхронизации выполнен с выходами.третьих и четвертых четных и нечетныхимпульсов, при этом выход первыхнечетных импульсов блока синхронизации дополнительно подключен ко входу синхронизации второго триггераконтроля, выходы третьих четныХ ичетвертых нечетных импульсов - к входу синхронизации третьего триггераконтроля и ко входу сброса второго триггера контроля соответственно, выходытретьих нечетных и четвертых четных,импульсов - к тактовым входам второго и третьего регистров соответствен.но, а выходы третьего регистра итретьего триггера контроля соединены соответственно .с другими входамипервого и второго элементов И.На фиг.1 представлена Функциональная схема устройства, на фиг.2временные диаграммы работы устройства.Устройство для воспроизведенияцифровых сигналов содержит,(фиг.1)каналы 1 и 2 и коммутатор 3. Каждыйиз двух каналов содержит последовательно соединенные корректор 4 и ог-раничитель 5, фазовый детектор б иблок 7 синхронизации, регистр 8 сдвига, триггер 9 контроля, элемент И 10 и элемент И 11.Фазовый детектор 6 предназначен для выявления изменения Фазы входного сигнала, содержит элемент НЕ 12, триггеры 13 и 14 и элемент 15 неравнозначности, Вход элемента НЕ 12 подключен к информационному входу, Фазового детектора 6 и. соединен с К-входами триггеров 13 и 14, а выход - с их У-входами. Выходы триггеров 13 10 и 14 подключены ко входам элемента 15 неравнозначности. Входы синхронизации триггеров 13 и 14 подключены соответственно к первому и второму тактовым входам фазового детектора б, 15Блок 7 синхронизации содержит последовательно соединенные фазовый детектор 16, фильтр 17 нижних частот, управляемыйгенератор 18 и распределитель 19. Выход генератора 18 также соединен с другнм входом фазового детектора 16. Вход последнего является входом блока 7, а его выходами являются выходы 20-27 распределителя 19.Регистр 8 сдвига предназначен для выделения цифрового сигнала и его задержки, состоит из трех регистров28, 29 и 30, соединенных последовательно. При этом регистры имеют тактовые входы, подключенные соответственно к выходам 21, 24 и 27 блока 7 синхронизации. Входом регистра 8 сдвига является вход ступени 28, а выходами являются выходы ступени 30.Триггер 9 контроля предназначен 35 для выявления отсутствия синхроимпульса и запоминания этого состоя- ния. Он состоит из трех триггеров31, 32 и 33, соединенных по информационным входам последовательно и .40 имеющих раздельные входы синхронизации. Входы синхронизации триггеров 31, 32 и 33 соответственно подключены к первому, второму и третьему входам синхронизации триггера 9 контроля.Входы сброса триггеров 31 и 32 соответственно соединены с первым и вторым входами сброса триггера 9 контроля. Информационный вход триггера 31 является информационным вхо дом триггера 9 контроля. Выход триггера 33 соединен с выходом триггера 9 контроля.Сборка элементов И 11 состоит из элементов И, первые входы которых 55 объединены, а вторые входы подключены соответственно к выходам регистра 8 сдвига.Выходы блока 7 синхронизации подключеныследующим образом. 60Выход 20 первых нечетных импульсов подключен к первому тактовому входу фазового детектора б и к входу синхрониэации второго триггера 32 контроля. Выход 21,первых четных импульсов у 5 соединен с тактовым входом первогорегистра 28 сдвига и стробирующимвходом второго элемента И 10. Выход22 вторых нечетных импульсов подключен ко второму тактовому входу фазового детектора б и входу сброса пер"вого триггера 31 контроля. Выход23 вторых четных импульсов соединенс входом синхронизации последнего.Выход 24 третьих нечетных импульсовподключен к тактовому входу второГорегистра 29 сдвига. Выход 25 третьихчетных импульсов соединен с входомсинхронизации третьего триггера 23контроля. Выход 26 четвертых нечетных импульсов подключен ко входусброса второго триггера 32. Выход 27четвертых четных импульсов соединенс тактовым входом третьего регистра 8 сдвига и тактовым выходом канала.Выход ограничителя 5.подключенко входам фазового детектора б,подключен к информационным входампервых регистра 28 сдвига и триггера 31 контроля, Выход элементаИ 10 подключен к управляющему выходу 34 канала. Объединенный вход элемента И 11 соединен со входом 35 блокировки канала. Выходы элемента И 11являются информационными выходами36 канала. Вход корректора 4 подключен ко входу 37 канала.Коммутатор 3 предназначен дляблокирования цифрового сигнала навыходе канала и формирования сигнала синхронизации готовности. Комму"татор 3 содержит триггер 38 с раздельными входами элементов И 39 и 40элемента ИЛИ 41. Выходы триггера 38подключены к первым входам элементовИ 39 и 40 и к управляющим выходамкоммутатора 3. Выходы элементов И .39и 40 соединены со входами элементаИЛИ 41, Выход последней является выходом 42 синхронизации готовности.Входы триггера 38 подключены к управляющим входам коммутатора 3, авторые входы элементов И 39 и 40к его тактовым входам. Тактовый входкоммутатора 3 соединен с тактовымвыходом 27 канала. Управляющийвход коммутатора 3 подключен к уп-равляющему выходу 34 канала, Управляющий выход коммутатора 3 связан фсо входом 35 блокировки канала.Временные диаграммы, представленные на фиг.2, изображают а 1-м 1 состояния сигналов в канале 1, а 2-и 2-состояние сигналов в канале 2,н-о-состояние сигналов в коммутаторе 3.При этом Лиг.2):а 1 - сигнал на выходе ограничителя 5 штрихом показано искажениесигнала-пропадание, импульса).;б 1 - серия нечетных и четныхтактов 1-4, выработанная и синхро 10 б 7528.ниэированная в канале 1 блоком 1 синхронизации на выходах 20-23 соответственно;в 1, г 1, д 1, е 1 -. серия тактОЪ, выработанная блоком 7 синхронизаций на выходах 24-27 соответственнож 1 " сигнал на выходе фазового детектора б канала 1;з 1 - штрихом - запоминание цифрового сигнала 1101 .на втором регистре 29 сдвига канала 1;10и 1 - штрихом - запоминание цифрового сигнала на третьем регистре 30сдвига;а 2-и 2 - аналогичные временные диаграммы для канала 2; 15к 1 - запоминание отсутствия синхроимпульса на первом триггере 31 контроля,л 1, м 1 - запоминание отсутствия синхроимпульса на втором и треть- . 2 О ем триггерах 32 и 33 контроля,н - переключение триггера 38 в коммутаторе 3;о - поступление на выходе 42 сигнала синхронизации готовности.Устройство работает следующим образом (см. Фиг. 1.21,Воспроизведенный сигнал с магнитного носителя ( не показан ) поступает на входы 37 каналов 1 и 2. С помощью корректора 4 и ограничителя 5 входной сигнал формируется в виде прямоугольных импульсов (фиг.2.а 1, а 2 ), по которым в блоке 7 синхро низируется управляемый генератор 18. На тактовых выходах 20-23 блока 7 образуются синхронизированные тактовые импульсы. На выходах 24-27 распределитель 19 блока 7 синхронизации распределяет каждый четвертый тактовый импульс (фиг.2, в 1, 2; 2; д 1, 2 40 е 1, 2). Первым и вторым нечетнымитактовыми импульсами, образованными на выходах 20 и 22 (Лиг.2 61, б 2 такты 1,3 ) в середине каждого тактового 1 интервала входного сигнала, 45 стробируются триггеры 13 и 14 запоминания фазы. Схема 15 неравнозначности выдает сигнал изменения фазы (фиг,2 ж 1, ж 2 ). На выход Фазового детектора б. Выход фазового детектора б вторично стробируется в начале и в конце тактового интервала. За начало тактового интервала принят момент изменения фазы ЧМ сигнала на границе цифровой позиции (синхроперепад). Результаты стробирования в начале тактового интервала запоминаются. на первом 28 регистре сдвига 28 (не показаны), На .при-мере временной диаграммы (фиг.2 а 1) на этом регистре запоминается циф ровой сигнал 1101 эа четыре первых четных такта. После этого цифровой сигнал записывается во второй регистр 29 (Фиг.2 з 1-штрихом), а на первом регистре запоминаются следующие цифровые сигналы. На втором регистре 29 цифровой сигнал задержива.- ется на четыре такта, а после двухтактов передается на третий регистр 30, где запоминается (фиг.2 и 1-штрихом). На этой ступени цифровой сигнал сохраняется в течение четырех тактов и может быть принят с выходаУстройства.Выявление наличия синхроимпульса осуществляется стробированием выходного сигнала фазового детектора б в конце тактового интервала (фиг.1,к 1) .Результат стробирования запоминаетсяна первом триггере 31.контроля. Наличие или отсутствие синхроимпульсаза четыре такта стробирования запоминается на втором триггере 32 контроля (фиг.2 л 1) . Для сохранения сигнала об отсутствии синхроимпульсовв течение следующих тактов и управления коммутатора 3 используетсятретий триггер 39 контроля(Фиг.2 м 1),Запоминание и задержка цифровогосигнала на втором и третьем регистрахи втором и третьем триггерах контроля позволяют при изменяющемся сдвигепо фазе входного сигнала, на 1-2 тактовых интервала обеспечить своевременное переключение триггера 38коммутатора 3 (фиг.2 н), блокировкупоступления искаженного цифровогосигнала на выход устройства элементов И 11 и формирование сигнала синхронизации готовности (фиг.2 о) .Изобретение позволяет применятьустройство для воспроизведенияцифровых сигналов в двухканальныхсистемах с изменяющимся фазовым сдвигом входных сигналов.Проверка., проведенная с помощьюлентопротяжного механизма бытовогомагнитофона "ТембрМ" на ленте типа"Электроника-бО", показывает, что несмотря на изменяющийся фазовый сдвигв пределах 1-2 тактовых интервала,при плотности записи 40 бит/мм (рабочая частота 8 кГц и скорость про"тяжки 19 см/сек) записанная информация воспроизведена безошибочнопри имеющихся дефектах ленты на обеих дорожках. Та же информация, воспроизведенная раздельно по первомуили второму каналам, принята с ошибками (несовпадение контрольной суммы).Применение предлагаемого устройства позволяет испольэовать дешевыелентопротяжные механизмы, повыситьплотность записи и понизить требования к магнитному носителю,1067528 бю У 1 К О, Ж И И Ю 1 ЛУ М И б 2 У 2гг И 8 Ж 2 зг я 7Составитель Ю.Алешин Редактор Н,Горват Техред Т.Маточка Корректор О,Тигор Заказ 11216/53 .Тираж 579 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 филиал ППП фПатент", г. Ужгород, ул. Проектная, 4