Функциональный преобразователь

,Ф СВИДЕТЕЛ АВТОРС Почета" ия СССР ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1, Авторское свидетельство СССРпо заявке У 3251724/18-24,кл. 6 06 Г 15/353, 1981.2, Авторское свидетельство СССРпо заявке Ю 3322832/18-24,кл. 6 06 Г 15/353, 1981. (прототип),(54)(57) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов.элемент И, первый управляемый делитель частоты, реверсивный счетчикрезультата, блок вычитания ординат,блок деления, блок вычитания абсцисс,буферный регистр, блок памяти узловвх точек абсцисс, блок памяти узловых точек ординат, реверсивный счетчик адреса, элемент задержки, ре-:гистр аргумента и блок вычитания аргумента, вход уменьшаемого которогосоединен с выходом регистра аргумента, информационный вход которого сое"динен с входом преобразователя,выход генератора импульсов соединен спервым входом элемента И, выход которого соединен со счетным входомпервого управляемого делителя частоты, выход которого соединен сосчетным входом реверсивного счетчика результата, выход которого соединен с выходом преобразователя ивходом вычитаемого блока вычитанияординат, выход кода разности которого соединен с входом делимого бло,ЯО 1037272 ка деления, выход и вход делителя которого соединены соответственно с управляющим входом первого управ- ляемого делителя частоты и выходом блока вычитания абсцисс, вход вычи"таемого которого соединен с выхо,дом буферного регистра, информационный вход которого соединен с выходом блока памяти узловых точек аб- сцисс и входом уменьшаемого блока вычитания абсцисс, выход знака разности блока вычитания ординат соеди" нен с управляющим входом реверсивного счетчика результата, выход обнуления блока вычитания ординат соединен через элемент задержки со счетным входом реверсивного счет" чика адреса, выход которого соединен с входами блоков памяти узловых точек абсцисс и ординат, выход блока памяти узловых точек ординат соединен с входом уменьшаемого блока вычитания ординат; о т л и " ч а ю щ и й с я тем, что, с целью повышения точности , в него введены второй управляемый делитель частоты, элемент ИЛИ и реверсивный счет. чик аргумента, счетный вход которого соединен с выходом второго управляемого делителя частоты, управляющий и счетный входы которого соединены.с выходами соответственно блока вычитания абсцисс.и элемента И, второй вход которого соединен с выходом элемента ИЛИ и входом синхронизации регистра аргумента, вход стробирования второго управляемого дели-теля частоты соединен с выходом обнуления блока вычитания ординат и первым входом элемента ИЛИ, второй вход которого соединен с выходом обнуления блока вычитания аргумента,выход знака которого соединен с управляющим входом реверсивного счетчика адреса и управляющим входом реверсивного счетчика аргумента,.выхоа 1037272,которого соединен с входом вычитаемого блока вычитания аргумента, выход элемента задержки соединен с входом синхронизации буферного регистра,:Изобретение относится к автоматике и вычислительной технике, в частности к устройствам кусочно-линейной аппроксимации и может бытьиспользовано в составе гибридных вы.- числительных систем ,Известен функционалЪный преобразовательсодержащий регистр аргумента, блок памятия узловых значений ординат, реверсивный счетчик, управляемый делитель частоты, генера"тор импульсов, блок вычитания аргумента и вычитающий счетчик 1 1Недостатком функционольногЬ пре" образователя является низкая точность преобразования, .обусловлен" ная равномерным расположением уэлЬ аппроксимации.Наиболее близким к изобретению по технической сущности является устройство для цифрового Функционального преобразования, содержащее регистр аргумента, генератор импульсов, первый. элемент И, блок вычитания ординат, управляемый делитель частоты, реверсивный счетчик резуль" тата и блок памяти узловых эначенйй ординат, причем информационные вхо" ды регистра агрумента соединены с вхо дами устройства, первый вход первого элемента И соединен с выходом генератора импульсов и второй входс выходом обнуления блока вычитания ординат, выход первого элемента Исоединен с сигнальным входом управляемого .делителя частоты, выход которого соединен со счетным входомреверсивного счетчика результата, выходы которого соединены с выходами устройства и входами вычитае-: мого блока вычитания ординат, выход ,знака разности которого соединен с входом управления. реверсом ревер" сивного счетчика результата, выходы блока памяти узловых значений ординат подключены к входам уменбашфмо 2го блока вычитания ординат, причем выходы мода разности блока вычита" ния ординат соединены с входами делимого блока деления, выходы которого соединены с управляющими входами управляемого делителя частоты, входы делителя блока деления подключены к выходам блока вычитания абсцисс, выход обнуления блока вычитайия Ординат соединен с входами синх" ронизации блока деления, буферного реги" стра и регистра знака,а также с вторым входом первого элемента И и черезэлемент задержки - со счетным входомреверсивного счетчика адреса , первым входом второго элемента И ивходом установки в ноль триггера разрешения приема аргумента, вход установки в единицу которого подключен к выходу Формирователя импульсов, а инверсный выход соединен с вторым входом второго элемента И, выход которого подключен квходу синхронизации регистра аргумента, выходы которого соединены свходами уменьшаемого блока вычитания аргумента, выход кода знаке которого подключен к входу формирователя импульсов и информационному входу регистра знака, выход которого соединен с входом управления реверсомреверсивного счетчика адреса, выходы которого подключены к адресным входам блоков памяти узловых значений ординат и абсцисс, выходы блокапамяти узловых значений абсцисс подключены к входам уменьшаемого блока вычитания абсцисс, входам вычитаемого блока вычитания аргумента и ин формационным входам буферного реги"стра , выходы которого соединены свходами вычитаемого блока вычитания абсцисс2 "1,Недостатком-известного устройства 45,является пониженная точность преоб50 55 3 1 О разования, обусловленная нечувствительностью к изменениям аргумента в пределах каждого участка аппроксимации. При этом независимо от значения поступившего аргумента на выходе уст,ройства воспроизводится весь интервал аппроксимации. Целью изобретения является повышение точности. Поставленная цель достигается тем, что в функциональнйй преобразователь, содержащий генератор импульсов, элемент И, первый управляемый делитель частоты, реверсивный счетчик. результата, блок вычитания ординат, блок деления, блок вычитания абсцисс,Ьуферныирегистр,блок памяти узловых точек ординат,реверсивный счетчик адреса, элемент задержки, регистр аргумента и блок вычитания аргумента, вход уменьшаемого которого соединен с выходом регистра аргумента, информационйый вход которого соединен с входом преобразователя,выход генератора импульсов соединен с первым входом элемента И, выход которого соединен со счетным входом первого управляемого делителя частоты, выход которого соединен со счетным входом реверсивного счетчика результата, выход которого соединен с выходом преобразователя и входом вычитаемого блока вычитания ординат, выход кода разности которого соединен с входом делимого блока деления, выход и вход делителя которого соединенй соответственно с управляющим вхо дом первого управляемого делителя частоты и выходом блока вычита" ния абсцисс, вход вычитаемого которого соединен с выходом буферного регистра, информационный вход которого соединен с выходом блока памяти узловых точек абсцисс и входом уменьшаемого блока вычитания абсцисс, выход знака разности блока вычитания ординат соединен с управляющим входом реверсивного счетчика результата, выход обнуления блока вычитания ординат соединен через элемент задержки со счетным входом реверсивного счетчика адреса, выход которого соединен с входами блоков йамяти узловых точек абсцисс и ординат,выход блока памяти узловых точек ординат соединен с входом уменьшаемого :,блока вычитания ординат, введены 37272 4второй управляемый делитель частоты,элемент ИЛИ и реверсивный счетчик аргумента, счетный вход которогосоединен с выходом второго управляемого5 делителя частоты, управляющий исчетный входы которого соединены свыходами соответственно блока вычитания абсцисс и элемента И, второй входкоторого соединен с выходом эле",мента ИЛИ и входом синхронизации ре 1 О гистра аргумента, вход стробирования второго управляемого делителя.частоты соединен с выходом обнуления блока вычитания ординат и первым15 входом элемента ИЛИ, второй вход которого соединен с выходом обнуленияблока вычитания аргумента, выход знака которого соединен с управляющим .входом реверсивного счетчика адреса20 и управляющим входом реверсивного счетчика аргумента, выход которого соединен с входом вычитаемого блока вычитания аргумента, выход элементазадержки соединен с входом синхрони 25 зации буферного регистра,На чертеже представлена блок",схема преобразователя,Функциональный преобразователь содержит регистр 1 аргумента, вход 2з 0 преобразователя, блок 3 вычитания, генератор 4 импульсов, элемент И 5, уп"равляемый делитель 6 частоты, реверсивный .счетчик 7 результата, блок8 вычитания ординат, содержащий вы.ход 9 знака и выход 10 обнуления, блок11 деления, элемент 12 задержки, бу"ферный регистр 13, реверсивный счетчик 11 адреса, выход 15 кода разностиблока 8, блок 16 вычитания, абсцисс,блок 17 памяти узловых точек абсцисс,блок 18 памяти узловых точек ординат,реверсивный счетчик 19 аргумента,вйход 20 знака блока 3, управляемыйделитель 21 частоты, выход 22 обну;.45 ления блока 3, элемент ИЛИ 23.Преобразователь работает следующим образом,В блок 18 памяти узловых точек ординат заносятся коды ординат узловых точек функции преобразования Г( х ), В блок 17 памяти узловых то 1чек абсцисс заносятся коды абсцисс узловых точек функции преобразования, причем в первую ячейку блоков 17 и 18 заносится нулевой код. По выходному коду реверсивного счетчика 1 М, разрядность которого определяется количеством узловых точек, хранимых1037272 5 О 15 У 1- У50 5в блоках 17 и 18, находятся коды ординаты и абсциссы соответствующего значения функции преобразования, Блоки 8 и 16 определяют разность кодов между поступившим и предыдущим значениями ординат и абсцисс соответственно,С помощью блока 1 и управляемого делителя 6 частоты автоматически устанавливается коэффициент наклона интерполирующих отрезков, причем коэффициент передачи делителя 6 частоты на каждом интервале аппроксимации пропорционален отношению Х-Х;1где У. и У- предыдущее и поступившее значения ординат;Х и Х - предыдущее и поступив-3-1шее из блока 17 значения абсцисс.С помощью блока 3 определяетсяЬ момент остановки воспроизведения функции по совпадению кода поступившего аргумента с выхода регистраи кода с выхода реверсивного счетчика 19 аргумента, При этом управляемый делитель 21 частоты управляет частотой импульсов, поступающих на счетный вход счетчика 19 в соответствии с разностью кодов между поступившей Х; и предыдущей Х; ч абсциссами,В исходном состоянии реверсивнцесчетчики 7,14, 19, регистр 1 аргумента и буферный регистр 13 установлены в ноль. Таким образом, по нулевому коду счетчика 14 из первых ячеек блоков 17 и 18 извлекаются нулевые коды и на выходе 10 обнуленияблока 8 вычитания ординат формируется передний Фронт сигнала сравнения,Сигнал сравнения поступает через эле.мент ИЛИ 23 на второй вяод элемента И 5, закрывая его на время установки коэффициента деления делителей 6 и 21 частоты,и на входсинхронизации регистра 1 аргумента, разрешая прием кода первого значенияаргумента Х на вход синхронизацииблока 11 деления, разрешая вычисление коэффициента передачи делителя 6частоты, на вход стробирования управляемого делителя 21 частоты, разрешая прием разности кодов абсциссиз блока 16,20 25 30 35 40 45 бПо задержанному элементом 12 за-. держки переднему фронту сигнала сравнения на время; необходимое для приема аргумента ) и вычисления блоком 3 знака разности между значениями кода аргумента Х 1, и кода счет- чика 19 Хо , счетчик 14 переводится в следующее состояние . По коду счетчика 14 из блоков 17 и 18 извлекаются коды абсциссы Х 1 и ординаты У первого у част ка аппрокси мации. При этом блоком 8 вычисляется разность кодов У - Уо между значениямичблока 18 и счетчика 7, а блоком 16- разность кодов Х- Хо между значениями блока 17 и буферного регистра 13. Блок 11 деления вычисляет код 1Х-Х, управляющий коэффициентом передачи делителя 6 частоты на первом участке аппроксимации.После поступления на вход уменьшаемого блока 8 кода ординатц первого участка аппроксимации У на выходе 10 блока 8 вырабатывается задний Фронт сигнала сравнения, задержанный на время, необходимое для установки коэффициента передачи в делителе 6 частоты.По заднему фронту сигнала в делитель 21 частоты заносится разность кодов абсциссы первой узловой точки Х и нулевого кода Хо буферного регистра 13, открывается элемент И 5 и импульсы с выхода генератора 4,импульсов поступают на счетный вход реверсивного счетчика 7, Начинается ступенчато-линейная интерполяция функции на первом интервале, аппроксимации, причем частота импульсов с выхода генератора, поступающая на счетчик 7 результата, определяется коэффициентом деления делителя 6 частоты, а на счетчик 19- коэффициентом деления делителя 21 частоты .По заднему фронту задержанного сигнала сравнения код абсциссы первой узловой точки Х переписывается в буферный регистр 13.По совпадению кода счетчика 19 и кода аргумента на выходе 22 обнуления блока 3 Формируется импульсный сигнал, по переднему фронту которого элемент И 5 закрывается, и разрешается прием следующего значениякода аргумента Х 1+1 в регистр 1.При7 10372этом на выходе 20 блока 3 Формируется знак разности кодов Х 1,+Х 1изменяющий реверс счетчиков 19 и 14,По заднему фронту сигнала сравненияс выхода 22 блока 3,. задержанному 5на время установки знака реверсасчетчика 19, элемент И 5 открывается и начинается отработка аргумента Х .При этом сигнал сравненияне сформировался, так как в блоке 108 коэффициент деления делителей 6и 21 частоты остается прежним, Подостижении счетчиком 19 кода Х 1+на выходе 20 блока 3 формируется очередной импульсный сигнал сравнения, 15по переднему фронту которого элемент И 5 закроется и на вход синхронизации регистра 1 поступит разрешение на прием кода следующего значения аргумента Х 20При поступлении в блок 3 кодааргумента Х 1 2 на выходе 20 блока 3сформируется знак разности кодовХ 1+-Х 1+,управляющий реверсомсчетчиков 19 и 14, а на выходе 22 25обнуления блока 3 - задний фронт сиг.нала сравнения, открывающий элемент И 5. Таким образом, начинаетсяотработка поступившего аргументаХ+ в соответствии с коэффициентом передачи делителя 6 частотыданного участка аппроксимации,При достижении счетчиком 7 кодапервой, узловой точки У: счетчик19 достигнет кода абсциссы Х ,На вы 1ходе 10 обнуления блока 8 сформирует.ся очередной импульсный сигнал, по пе.реднему фронту которого элемент И 5закрывается и на вход синхронизациирегистра 1 поступает разрешение на 40прием кода следующего значения аргумента Х, .В блоке 3 формируется знакразности кодов Х 5-Хуправляющий7 72 8реверсом счетчиков 19 и 14, По задержанному элементом 12 задержки переднему фронту сигнала сравнения счетчик14 переводится в следующее состояние. Из блоков 17 и 18 извлекаютсякоды абсциссы Х 2 и ординаты У 2 второго участка апйроксимации . Блок 11деления вычисляет код, управляющий коэффициентом передачи делителя 6 частоты на данном участке аппроксимации, По заднему фронту сигнала сравнения, задержанному на время установки коэффициентов передачи делителей 6 и 21 частоты , открывается элемент И 5 и начинается воспроизведение данного участка функции, По заднему фронту задержанного сигнала.срав-.нения код абсциссы второй узловойточки Х переписывается в буФерныйрегистр 13, Таким образом, происходит ступенчато-линейная интерполяция Функций в зависимости от кодапоступившего аргумента.На последующих участках аппроксимации устройство работает аналогично,Выходной код счетчика 7 при необходимости может быть преобразован ваналоговый сигнал цифроаналоговымпреобразователем,При изменении знака крутизны функции в узловых точках разность кодов У. - У; изменяет знак и признак знака крутизны с выхода 9 блока 8 управляет реверсом счетчика 7,Таким образом, в предложенном функ. циональном преобразователе по сравнению с известным устройством повышается точность работы, в частности обеспечивается возможность одно,значного преобразования ступенчатых сигналов и изменений аргумента .в пределах одного участка аппроксимации,