Устройство задержки импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 10196 59 Н 03 К 5/13 ГОСУДАРС ПО ДЕЛА ЗО САН И АВТОРСКОМУ С ЕПЬСТВ 19(5 СО ге со ме вход ННЫЙ НОМИТЕТ СССР ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(прототип),4)(57) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬВ, содержащее девять элементов И, нератор импульсов, выход которого единен с первым входом первого элента И, ренерсинный счетчик, формирователь импульсов, вход которого является нходом устройства, первый триггер, счетный триггер, два элемента ИЛИ, вход первого нз них соединен с выходом формирователя импульсов, регистр, о т л .и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей и сокращения объема оборудования, н него введены второй формирователь ймпульсов, блок памяти, четыре счетчика, три триггера, элемент НЕ, причем вход первого формирователя импульсов соединен с входом элемента НЕ, первым входом первого триггера, первым входом четвертого триггера, выход элемента НЕ соединен с входом нторого формирователя импульсов, ныход которого соединен с вторым входом первого элемента ИЛИ, выход первого элемен" та ИЛИ соединен с вторым входом первого элемента И, первым входом второго счетчика и первым входом третьего счетчика, первый выход первого триггера соединен с первым входом второго элемента И и четвертьи входом первого элемента И, второй выход первого триггера соединен стретьим входом четвертого триггера,второй вход второго элемента И соединен с первым выходом третьего триггера, вторща входомтретьего элемента И, первым входом шестого элемента И, первым входом четвертогоэлемента И и третьим входом первоГоэлемента И, выход генератора импульсов соединен с входом третьеготриггера и первым входом седьмогоэлемента И, выход второго элемен-.та И соединен с вторым входом второго счетчика, выход первого элемента И соединен с первым входом блокапамяти, .второй вход блока памяти соединен с выходом четвертого элементаИ, второй вход которого соединен свыходом третьего Счетчика, третийвход блока памяти соединен с выходом второго счетчика, четвертый входблока памяти соединен с выходомвосьмого элемента И, первый вход .которого соединен с выходом пятогосчетчика, второй вход - с вторьивыходом третьего триггера и вторвходом седьмого элемента И,пятыйблока памяти соединен с выходом седь-.мого элемента И, третий вход которого соединен с выходом второго эле"мента ИЛИ, входом счетного триггераи вторьи входом реверсивного счетчика, выход блока памяти соединен спервьи входом реверсивного счетчика,выход которого соединен с входом девятого элемента И, выход девятого.элемента И соединен с первым входомпятого счетчика и вторым входом второго элемента ИЛИ, выход четвертоготриггера соединен с первьи входомтретьего элемента И, выход которогосоединен с первьи входом четвертогосчетчика, второй вход которого соединен с выходом регистра, а выходс входом пятого элемента Ивыходпятого элемента И соединен с вторьивходом четвертого триггера, третьим1 С 19611 входом четвертого счетчика, первымвходом пятого триггера и первымвходом второго элемента ИЛИ, выходпятого триггера соединен с вторымВходом шестого элемента И, выход которого соединен с третьим входом реверсивного счетчика, вход задания Изобретение относится к вычислительной технике и предназначено дляполучения регулируемой задержки .пачки импульсов при сохранении дли.тельности импульсов и интерваловмежду ними.Известно цифровое устройство задержки импульсов, содержащее регистрпамяти, генератор импульсов эталоннойчастоты, триггеры, элемент задержки,элементы И, элементы ИЛИ, клеммыподачи сигналов кода длительностиимпульсов, клеммы подачи сигналов кода задержки импульсов, клемму подачи входных сигналов, выходную клемму 11.15Недостатками известного устройства являются отсутствие возможности .,воспроизведения длительности входных импульсов на выходе устройства иограниченный диапазон регулирования 20задержки, не превышающий период следования входных импульсов.Наиболее близким по техническойсущности к изобретению является уст-.ройство задержки импульсов, имеющую 25разную длительность, позволяющее задерживать пачку импульсов, имеющихразную длительность и следующих спеременным периодом, содержащее генератор импульсов, реверсивный счетчик, триггер знака, суммирующий триггер, элемент задержки переднего фрон-.та импульса, формирователь импульсовэлемент И, элементы И перезаписи,выходные элементы И, элементы Иопросаэлементы И контроля нуля,установочные элементы И и элементыИЛИ, группы входных элементов И,дифференцирующие цепи, дополнительные элементы задержки, три элемента ИЛИ, регистры управления сложением и вычитанием 2 1,Недостатками известного устройства являются ограниченность количества импульсов в пачке входной серии, так как длительности импульсов 45и пауз запоминаются в счетчике, разрядность которого конечна; нерегулируемость длительности задержки,задаваемой с помощью линии задержки; отсутствие возможности получения задержи меньшей суммарной началь ных ус лов ий с цеди не н с в торымивходами первого и гятого триггеров,с третьим входом второго. счетчика,с четвертым входом четвертого счетчика и .с вторыми входами третьегс ипятого счетчиков, а выход. счетноготриггера является выходом устройства. длительности импульсов и пауз между ними в пачке выходных импульсов, а также значительный. объем оборудования для обеспечения задержки пачки импульсов, содержащей большое количество импульсов или растянутой во времени.Цель изобретения - расширение функциональных возможностей устройства за счет формирования регулируемой в широком диапазоне задержки послецовательности любого количества импульсов со случайными, в общем случае, длительностями и паузами с вопроизведением этих длительностей и пауз на выходе устройства и сокращение объема оборудования.Цель достигается тем, что в уст 9 ройство, содержащее девять элементов И, генератор импульсов, выход которого соединен с первым входом первогоэлемента И, реверсивный счетчик, формирователь импульсов, вход которого является входом устройства, первый триггер, счетный триггер, два элемента ИЛИ, вход первого из них соединен с выходом формирователя импульсов, регистр, введены второй формирователь импульсов, блок памяти, четыре счетчика, три триггера, элемент НЕ, причем вход первого формирователя импульсов соединен с входом элемента НЕ, первым входом первого триггера, первым входом четвертого триггера, выход элемента НЕ соединен с входом второго формирователя импульсов, выход которого соединен с,вторым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, первым входом второго счетчика и первым входом третьего счетчика, первый выход первого триггера соединенс первым входом второго элемента И и четвертым входом первого элемента И, второй выход первого триггера соединен с третьим входом .четвертого триггера, второй вход второго элемента И соединен с первым выходом третьего триггера, вторым входом третьего элемента И, первым входом шестого эле25 мента И, первым входом четвертого элемента И и третьим входом первогоЭлемента И, выход генератора импульсов соединен с входом третьего триггера и первым входом седьмого элемента И, выход второго элемента И5соединен с вторым входом второго счетчика, выход первого элемента И соединен с первым входом блока памяти, второй вход блока памяти соединен с выходом .четвертого элемента И, 10 второй вход которого соединен с выходом третьего счетчика, третий вход блока памяти соединен с выходом второго счетчика, четвертый вход блока памяти соединен с вы ходом восьмого элемента И, первыйвход которого соединен с выходом пятого счетчика, второй вход - с вторым выходом третьего триггера и вторым входом седьмого элемента И пятыйЕ 20 вход блока памяти соединен с выходом седьмого элемента И, третий . вход которого соединен с выходом второго элемента ИЛИ, входом счетного триггера и вторым, входом реверсивного счетчика, выход блока памяти соединен с первым входом реверсивного счетчика, выход которого соединен с входом девятого элемента И, выход девятого элемента И соединен с первым входом йятого счетчика ивторым входом второго элемента ИЛИ, выход четвертого триггера соединен с первым входом третьего элемента И, выход которого соединен с первым входом четвертого счетчика, второй вход 35которого соединен с выходом регистра, а выход - с входом пятого элемента И, выход пятого элемента И соединен с вторьщ входом четвертого триггера, третью 4 Входом четвертого счетчика, 40первым входом пятого триггера и первым входом второго элемента ИЛИ, вы-.ход пятого триггера соединен с вторымвходом шестого элемента И, выход ко-торого соединен с третьим входом реверсивного счетчика, вход задания45 начальных условий соединен с вторыми входами первого и пятого триг.геров, с третьим входом второго счетчика, с четвертым входом четвертого счетчика ис вторыми входами третьего ипятого счетчиков, а выход счетного триггера является выходом устройства.На чертеже представлена структурная ,схема предлагаемого устройсва. 55Устройство содержит генератор 1 импульсов, первый элемент И 2, реверсивный счетчик 3, первый Формирователь 4 импульсов, первый триггер. 5, счетный триггер б, первый 60элемент ИЛИ 7, второй элемент И 8,третий элемент И 9, четвертый элемент И 10, пятый элемент И 11, шестой элемент И 12, седьмой элементИ 13, восьмой элемент И 14, девятый 5 элемент И 15, второй элемент ИЛИ 16, регистр 17, второй формирователь 18 импульсов, блок 19 памяти, второй счетчик 20, третий счетчик 21, третий триггер 22, четвертый счетчик 23, пятый счетчик 24, четвертый триггер 25, пятый триггер 26, элемент НЕ 27, причем вход первого формирователя 4 импульсов является входом устройства и соединен с входом элемента НЕ 27, первым входом первого триггера 5 и первым входом четверто.го триггера .25, выход первого формирователя 4 импульсов соединен с первым входом первого элемента ИЛИ 7, выход генератора 1 импульсов соединен с входом третьего триггера 22, первым входом первого элемента И. 2 и первым входом седьмого элемента И 13, выход элемента НЕ 27 соединен с входом второго формирователя 18 импульсов, выход которого соединен с вторым входом первого элемента ИЛИ 7, выход первого элемента ИЛИ 7 соединен с вторым входом первого элемента И 2, первым входом второго счетчика 20 и первым входом третьего счетчика 21, выход первого триггера 5 соединен с четвертым вхо. дом первого элемента И 2 и первым входом второго элемента И 8., второй вход которого соединен с первым выходом третьего триггера 22, вторым входом третьего элемента И 9, первым входом шестого элемента Н 12, первым входом четвертого элемента И 10 и третьим входом первого элемента И 2, выход второго элемента И 8 соединен с вторым входом второго счетчика 20, выход первого элемента И 2 соединен с первым входом блока 19 памяти, второй вход блока 19 памяти соединен с выходом четвертого элемента И 10, второй вход которого соединен с вы-. ходом третьего счетчика 21, третий вход блока 19 памяти соединен с вы ходом второго счетчика 20, второй вход которого соединен с выходом второго элемента И 8, четвертый вход блока 19 памяти соединен с выходом восьмого элемента И 14, первый вход которого соединен с выходом пятого счетчика 24, второй вход - с вторым выходом третьего триггера 22 и вторым входом седьмого элемента И 13, пятый вход блока 19 памяти соединен с выходом седьмого элемента И 13, третий вход которого соединен с вы- . ходом второго элемента ИЛИ 16, входом счетного триггера б и вторым входом реверсивного счетчика З,.выход блока 19 памяти соединен с первым входом реверсивного счетчика 3, третий вход реверсивного счетчика 3 соединен с выходом шестого элемента И 12, а выход - с входом девятого элемента И 15, выход девятого зле мента И 15 соединен с первым входомпятого счетчика 24 и вторым входомвторого элемента ИЛИ 16, третййвход четвертого триггера 25 соединен с вторым выходом первого триггера 5, выход четвертого триггера 25соединен с первым входом третьегоэлемента И 9, выход которого соединен с первым входом четвертого счетчика 23, второй вход четвертого счетчика 23 соединен с выходом регистра 17, выход - с входом пятого эле- Омента И 11, выход которого соединенс вторым входом четвертого триггера25, первым входом пятого триггера 26,третьим входом четвертогосчетчика 23 и первым входом второго элемен та ИЛИ 16, выход пятого триггера 26соединен с вторым входом шестогоэлемента И 12, вход задания начальных условий соединен с вторым входомпервого 5 и пятого 26 триггеров, 2 Овторым входом третьего счетчика 21,четвертым входом четвертого счетчика 23 и вторым входом пятого счетчика 24, а выход счетного триггера 6является выходом устройства. 25Генератор 1 импульсов генерируетпоследовательность прямоугольных импульсов, формирователь 4 импульсовпо переднему фронту поступающего нанего импульса вырабатывает на своемвыходе короткий прямоугольный импульс. Второй Формирователь 18импульсов не отличается от первого.Остальные блоки устройства являются типовыми элементами ЭВМ, Первый 5 и пятый 2 ь триггеры ВЯ-типа,35их первые входы -"Установка в 1,вторые - Сброс в 0 ф, выходы прямые, второй выход первого триггера 5инверсный. Вход счетного триггера 6счетный вход, выход прямой. Третий 40триггер 22, также счетный, осуществляет деление последовательностиимпульсов, генерируемых генератором 1импульсов на два, задавая тактовуючастоту работы устройства. Его вход 45счетный, первый выход прямой, второй выход инверсный. Четвертыйтриггер 25 В-типа. Первый вход реверсивного счетчика 3 информационный,второй - Разрешение занесения кода, третий - вычитающий, выходинверсный информационный. Второй счетчик 20 суммирующий. Его первый входУстановка нуля, второй вход суммирующий, выход информационный, Третий счетчик 21 - счетчик адреса записи. Его первый вход счетный, второй - Устанорка начального состояния, выход информационный,Четвертый счетчик 23 - счетчик длительности задержкиЕго первый вход 6 Осчетный, второй - информационный,третий - Установка нулевого состоянияф, четвертый - Разрешениезаписи, выход информационный, Пятый счетчик 24 - счетчик адреса 65 считывания. Первый его вход счетный, второй - Установка нулевогосостояниями, выход информационный.Первый вход блока 19 памяти - Разрешение записи, второй - адресныйзаписи, третий - информационный,четвертый - адресный считывания,пятый - Разрешение считывания,выход информационный.Тактовая частота устройства вдва раза меньше частоты генератора 1импульсов, При этом на первом полутакте нечетным импульсом генератора 1 через первый элемент И 2разрешается выработка сигнала разрешения записи в память, а черезчетвертый элемент И 10 происходиткоммутация адреса записи. На втором полутакте четным импульсом генератора 1 через седьмой элементИ 13 разрешается выработка сигналаразрешения считыванияиз памяти, ачерез восьмой элемент И 14 осуществляется коммутация адреса считывания. Этим обеспечивается возможностьв случае необходимости производитьзапись и считывание из памяти в одномтакте работы устройства,Устройство работает следующимобразом,Перед началом работы на вход задания начальных условий подаетсясигнал начальных условий. При этомв третьем счетчике 21 устанавливаются во всех разрядах единицы, триггеры первый 5 и пятый 26, а также пятый счетчик 24 устанавливаются внулевое состояние, а в четвертыйсчетчик 23 заносится обратный кодзадержки.По переднему фронту первого входного импульса на выходе форми- . рователя 4 импульсов вырабатывается короткий импульс, проходящий через первый элемент ИЛИ 7 и устанавливающий нулевое состояние третьего счетчика 21 (Формируя нулевой адрес записи), Через первый элемент И 2 этот импульс не проходит, так как первый триггер 5 до прихода входного .импульса находится в нулевом состоянии. Первый импульс входной последовательности устанавливает в единицу первый 5 и четвертый 25 триггеры, которые разрешают прохождение тактовых импульсов с выхода третьего триггера 22 соответственно через второй 8 и третий 9 элементы И. Через второй элемент И 8 тактовые импульсы проходят на счетный вход второго счетчика 20, подсчитывающего количество поступивших на его вход импульсов, По окончании длительности входного импульса на выходе второго формирователя 18 импульсов Формируется короткий импульс, который проходит через первый элемент И 2, поступает на первый вход1019611Вблока памяти, разреюая запись поИЛИ 16 устанавливает также счетный нулевому адресу записи иэ второго . . триггер 6 в единичное состояние, счетчика кода Тн, пропорционально- заносит считанный из памяти код в го длительности первого импульса реверсивный счетчик 3 и увеличивает входной последовательности. Кроме состояния пятого счетчика 24 на единитого, импульс с выхода первого эле цу. Тактовые импульсы, поступающие мента ИЛИ 7 устанавливает нулевоена третий вход реверсивного счетчисостояние второго счетчика 20 и уве- ка 3 с выхода шестого элемента И 12, личивает состояние третьего счет- производят вычитание единиц иэ счетчика. 21 на единицу, Второй счет- чика 3 до тех пор, пока в счетчике чик 20 снова подсчитывает количест- И 3 не установитсй нулевое состояние во поступающих на его вход так- (единицы на инверсном информационтовых имлульсов,Формируя код,пропор- ном выходе), по которому на выходе циональный длительности первой паузы, девятого элемента И 15, Формируется При поступлении на вход устройства сигнал, который, поступая через вто.- второго .импульса первый Формирователь Я рой элемент ИЛИ 16 на счетный вход 4 импульсов Формирует короткий им-второго счетного триггера 6, сбрасыпульс, по которому пройсходит эа- вает его в ноль, производит.считы-, пись во вторую ячейку памяти иэ вто- ванне кода из блока 19 памяти пд адрого счетчика 20 кода Тд, .пропор- . ресу, установленному ранее в пятом : ционального длительности первой .о счетчике 24, заносит считанный из паузы, состояние третьего счетчика блока памяти код в реверсивный счет.- 21 устанавливается на единицу,вто- . чик 3, а также увеличивает состояние . рой счетчик 20 сбрасывается н ноль. . пятого .счетчика 24 на единицу. Далее второй счетчик 20 подсчитывает Далее процесс протекает аналодлительность второго. импульса вход- . 2.гично описанному до нового обнуленияной последовательности. реверсивного счетчика Э, после чегоПри достижении третьим счетчи- . счетный триггер.6 опять устанавливаком 21 его максимального значения ется в единичное состояние Так как сформированный во втором счетчике 20 в реверсивный счетчик заносятся покод длительности Ю-Ой пауэы.эаписы- . следовательно коды Ти Та выЗОп 1 вается в М-ую ячейку блока 19 памяти . читание производится с той же так- (И=28-1), затем в третьем.счетчи- товой частотой, что н сложение во ке 21 устанавливается нулевое сос- втором счетчике 20, то второй счет тояние по переднему Фронту следую-ый) триггер 6 находитсяв состоящего И+1-го входного импульса. Та- .нии единицы в течение времени, рав- ким образом, в результате. первого З 5 ного Тп, и в состоянии нуля в те-цикла работы устройства в ячейках чение Тп, и, таким образом, в репамяти с номерами 0,1,2,3,М,М. - зультате последовательного считывахранятся коды длительности входных - ния всех ячеек памяти на выходе импульсов и пауз между ними Т, устройства формируется .сдвинутая Т, ,Т, , Т, Т),). Далее йро О последовательность импульсов и пауз, цесс циклическй повторяется и в ячей- длительности .которых определяютсяу памяти заносятся первые значения как Тд ф Тф Тф 2 Тп 2 фТп.н ф длительностей иМпульсов и пауз. ТН(, Т,(+)ТЙи т.д так как проПри достижении четвертым счетчиком: цесс. считывания циклически повторяется, 23 его максимального значения (окон- .,цЗадержка последовательности им- . чаиия отработки заданной задержки) пульсов-может регулироваться в шина,выходе пятого элемента И 11 вы Роком диапазоне от длительности перрабатывается импульс, сбрасываюций . вого импульса входной последователь- четвертый триггер 25 в ноль и уста- ности .до= 2 А 2/Р , где А - .навливающий единичное состояние пя- количество ячеек блока памяти, Ю- того триггера 26, который разрешает разрядность ячеек памяти, Р - часто" прохождение тактовыхимпульсов че- та генератора импульсов, рез шестой элемент И.:12 на вход ре- - Введение новых. блоков и связей в версивного счетчика 3, этот же им-предлагаемою устройстве привело к пульс с выхода пятого элемента И 11 расширению Функциональных возможпроходит через второй элемент ИЛИ 16,. ностей за счет: во-первых, возможоткрывает по третьему входу. седь- ности задерживать с воспроиэведе.мой. элемент И 13, через который про.- . нием длительности импульсов и пауз ходит четный импульс с:тенератора 1 . последовательности импульсов со имйульсов, который поступает на вход случайныеи длительностями и пауза блока 19 памяти. как сигнал разреше- бО ми; причем количество импульсов в иия считывания, в результате.чего последовательности не ограничено; :происходит. считывание содержимого во-вторых, возможности регулирования нулевой ячейки памяти (по адресу ус- задержки в широких пределах, а тактановленному в пятом счетчике 24) . же к сокращению объема оборудоваСигнал с выхода второго элемента А 5 ния за счет использования блока памяти.1019611 725/52 Тираж 936 Подп ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., дЗак ное илиал ППП фПатент, г. Ужгород, ул. Проектная, 4 Составитель А, Титов едактор О.Бугир Техред Л,пекарь Корректор А,Дзятк