Устройство для временной привязки асинхронного сигнала

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСНИХЕСПУБЛИК Э(59 Н 0 ПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСИОМУ СВИДЕТЕЛЬСТВ(56) 1, Авторское свидетельство СССР йф йбй 070, кл. Я 03 К 5/ 13,1976.2. Авторское свидетельство СССР У 635610, кл. Н 03 К 5/13, 1977(5 Й)(57) 1. УСТРОЙСТВО ДЛЯ ВРЕИЕННОЙ ПРИВЯЗКИ АСИНХРОННОГО СИГНАЛА, содер жащее входную шину, соединенную с входом блока памяти, выходы разрядов которого подключены к первым входам. элементов И элемента,2 И-ИЛИ-НЕ, вы,ход которого подключен к О-входу.801012430 триггера, С-вход которого подключенк шине. тактовых импульсов, и Выходную шину, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности, в него введены шина сброса,вина контрольного сигнала, элемент .И и элемент И-НЕ, входы которогосоединены с выходами разрядок блокапамяти, а выход подключен к шинеконтрольйого сигнала и одному извходов элемента И, выход которогосоединен.с выходной шиной и первымдополнительным входом блока памяти,а другие входы элемента И подключены к инверсному выходу и С"входутриггера,;3.-вход которого соединенс вторым дополнительным входом бло"ка памяти и шиной сброса, при этомвторой вход каждого элемента И, элемента 2 И-ИЛИ-НЕ соединен с первым,;входом его соседнего элемента И.1012, Устройство по и.1, о т л иц а ю щ е е с я тем, цто блок памяти выполнен на триггерах 1 К-типа, последовательно соединенных по первыми К-входам, причем прямой и инверсный выходы последнего триггера соединены соответственно с первыми 1 и К-входами первого триггера, при 2430этом вторые 1-входы триггеров подключены к входу блока памяти, вторые К-входы соединены с первым дополнительным входом блока памяти, второй дополнительный вход которого подключен к 5-входу одного из триггеров и Р-входам остальных.Устройство для временной привязки асинхронного сигнала относится к устройствампреобразующим входные сигналы в импульсы, выдаваемые в тре" буемые интервалы времени, и предназ" 5 начено для синхронизации сигналов с различных дискретных устройств.Известно синхронизирующее устройство, содержащее входной, выходной триггеры, три элемента И-НЕ, инвертор, шины синхронизируемого, тактового и выходного сигналов, причем шина синхронизируемого сигнала подключена к входу первого элемента И-НЕ и,к нулевому входу выходного 15 триггера, а шина тактового сигналак входу второго элемента И-НЕ и через инвертор к входу первого элемента И-НЕ, выход которого соединен с единичным входом входного тригге ра, соединенного единицным выходом через второй элемент И-НЕ с единичным входом выходного триггера, шиной выходного сигнала и с входом третьего элемента И-НЕ, а единичный вы ход выходного триггера соединен с вторым входом третьего элемента И-НЕ выход которого подключен к третьему входу первого элемента И-НЕ и к нулевому входу входного триггера 1 1,Недостаток данного устройства заключается в том, что подача импульсов запроса с интервалом, равным или меньшим периода тактовых им. пульсов, приводит к их потере т.е. 35 нарушению функционирования устройства, а контроль входных импульсов не осуществляется.. Наиболе близким к предлагаемому является устройство для временной 40 привязки асинхронного сигнала, со" держащее блок памяти синхронизируемых сигналов, блок памяти тактовых сигналов, анализатор нуля ( элемент 2 И"ИЛИ-НЕ) триггер, шины синхронизи" руемого, тактового и выходного сигналов, причем шина тактового сигнала соединена с С-входом триггера и с первым входом блока памяти тактовых сигналов, а шина синхронизируемого сигнала - с входом блока памяти синхронизируемых сигналов, инверсный выход триггера соединен с вторым входом блока памяти тактовых импульсов, 0-вход триггера соединен с выходом анализатора нуля, входы анализатора нуля соединены поразрядно с выходами каждого разряда блока памяти синхронизируемых сигналов и Слака памяти тактовых импульсов 2 1.Однако отсутствие контроля входных сигналов и возможность выдачи ложной информации снижают надежность работы известного устройства. Если на вход устройства с обьемом блоков памяти равным п,поступают пачки с числом импульсов, равным или большим и, что может наблюдаться при неисправностях в канале передатчика информации, наложении на полезный сигнал высокочастотных помех, наличии колебаний на Фронтах, например при "дребезге" механических контактов устройство будет выдавать ложную инФормацию, Действительно, если во время одного периода тактового сигнала на вход поступает и+1 импульс, то код А в блоке памяти синхронизируемых сигналов изменяется на величину и + 1, т. е. равенА + + и + 1 еЯ=. А + 1, а устройство вырабатывает на серию из и+1 импульсов только один импульс, так как равенство кодов будет после прибавле3 1012 ния к коду блока памяти тактовых импульсов единицы. При этом устройство не изменяет своего режима ра" боты и не фиксирует наличие на входе ложных сигналов, так как в блоках памяти происходит изменение кодов по которым невозможно выявить факт появления в пачке лишних импульсов. Цель изобретения - повышение на 1 Е дежности.Эта цель достигается тем, что в устройство для временной привязки ас-. синхронного сигнала, содержащее входную шину, соединенную с входом блока памяти, выходы разрядов которого15 подключены к первым входам элементов И элемента 2 И-ИЛИ-НЕ, выход которого подключен к О-входу триггера, С-вход . которого подключен к шине тактовых импульсов, и выходную шину, введены вина сброса, шина контрольного сигнала, элемент И и элемент И-НЕ, входы которого соединены с выходами разрядов блока памяти, а выход подключен к шине контрольного сигнала и одному из входов элемента И, выход которого соединен с выходной шиной и первым дополнительным входом блока памяти, а другие входы элемента И подключены к инверсному выходу и З 6 С-входу триггера, 5-вход которого соединен с вторым дополнительным входом блока памяти и шиной сброса, при этом второй вход каждого элемента И, элемента 2 И-ИЛИ-НЕ соединен с первым З 5 входом его соседнего элемента И.При этом блок памяти выполнен на триггерах .К-типа, последовательно соединенных по первым в и К-входам причем прямой и инверсный выходы пос о леднего триггера соединены соответственно с первыми 1- и К-входами первого триггера, при этом вторые 1-входы триггеров подключены к входу блока . памяти, вторые К-входы соединены с первым дополнительным входом блока памяти; второй дополнительный вход которого подключен к 5-входу одного из триггеров и В-входам остальных.. На фиг.1 приведена принципиаль 5 В ная электрическая схема устройства для временной привязки асинхронного сигнала с четырехразрядным блоком памяти (п=4); на фиг. 2 - временные диаграммы, поясняющие есо работу.Устройство содержит блок памяти 1, 55 выполненный на 1 К-триггерах 2-5, триггер 6, элемент 2 И-ИЛИ-НЕ 7, элемент И 8, элемент И-НЕ 9, входную 430 4 шину 10, шину сброса 11, шину тактовых импульсов 12, выходную шину 13и шину контрольного сигнала 14.Единичный и нулевой выходы триггера 2 соединены с первыми 1- и К-входами триггера 3, выходы триггера 3 с входами триггера 4, выходы триггера 4 - с входами триггера 5, выходы триггера 5 - с входами триггера 2, Вторые 1-сходы триггеров 2-5соединены с шиной 10, а вторые К-входы - с шиной 13 и с выходом элементаИ 8, Единичные выходы триггеров 2и 3 соединены с входами первого элемента И элемента 2 И-ИЛИ-НЕ 7, выходы триггеров 3 и 4 - с входами второго,выходы триггеров 4 и 5 - с входами третьего, а выходы триггеров 5 и 2 - свходами четвертого элементов И элемента 7.Выход элемента 7 соединен с О-входом триггера 6, а шина 12 - с С-входом триггера 6 и входом элемента И 8.Единичный выход триггера 6 соединен свторым входом .элемента И 8, а единич-ные выходы триггеров 2-5 соединеныс входами элемента И-НЕ 9, выход которого подключен к шине 14 и к третьему входу элемента И 8. Вина 11 соединена с 5-входом триггера 2 и сК-входами триггеров 3-5, а также с5-входом триггера 6,Устройство работает следующим образом,В исходном состоянии, при отсутст-вии сигнала на шине 10, один из триггеров 2-5 находится в единичном состоянии, а остальные - в нулевом. Этосостояние является устойчивым.Триггер6 находится в состоянии "1", так какна его О-вход поступает единицныйсигнал с выхода элемента 2 И-ИЛИ-НЕ 7.На шинах 11 и 14 единицный сигнал, нашине 13 - нулевой, на шине 12 - тактовые импульсы с длительностью импульса Г и длительностью паузы Г.Пусть в единичном состоянии находитсятриггер 2, а триггеры 3-5 - в нулевом. Входной сигнал на шине 10 устанавливает триггер 3, разрешенныйпо первому входу 1 сигналом с триггера 2, в единицное состояние, состояние остальных триггеров блока памятине меняется, так как сигнал на выходе триггера 3 появляется с задержкой на длительность входного сигнала.Единииные сигналы с двух соседнихтриггеров 2 и 3 поступают на входыпервого элемента И элемента 2 И-ЛИ-НЕ7, на выходе которого появляется нулевой сигнал, который в течение паузы тактового сигнала записывается в триггер 6. Сигнал с инверсного выхода триггера 6 разрешает работу5 элемента И 8, который пропускает тактовый импульс с шины 12 на выходную шину 13 устройства и на сброс триггера 2. Состояние триггеров 3-3 не меняется. При поступлении следу о ющего входного сигнала работа устройства аналогична описанной выше, но вместо триггеров 2 и 3 срабатывают триггеры 3 и 4.Рассмотрим работу устройства,когда входной сигнал представляет со;бой пачку импульсов, при этом интер-валы времени между соседними импульсами значительно меньше периода так атового сигнала, а число импульсов непревышает (п), в данном случаедвух,Пусть исходное состояние блока 1памяти 1000. Два входных сигнала, 25следующих на малом отрезке времени,переключают блок памяти в состояние1110, при этом на выходе элемента2 И-ИЛИ-НЕ 7 появляется нулевой сиг.нал, который записывается в триггер 506. Очередной тактовый импульс проходит через элемент 8 на выходнуюшину 13 и на сброс триггера 2. Однако.на выходе элемента 7 по-прежнемусохраняется сигнал "0", так как состояние блока 1 памяти 0110. Триггер6 остается в нулевом состоянии, и второй тактовый импульс с шины 12,поступает на выходную шину 13 устройства и на сброс триггера 3. При состоянии блока 1 памяти.0010 на выходе элемента 7 появляется единичныйсигнал, который записывается в триг"гер Ь. Дальнейшее прохождение тактовых импульсов через элемент 8 запрещается. Устройство переходит в устойчивое состояние.Устройство выдает на выходную шину входную информацию с привязкой к тактовой частоте при выполнении следующих требований к входному сигналу: число импульсов в пачке п 4п);частота следования пачек Г с:1/п) фИ 1+Ч ); длительности и паузы импульсов в пачке. ограничены лищь временем55 срабатывания триггеров блока 1 памяти.и не зависят от параметров тактового сигнала,Рассмотрим работу устройства приневыполнении перечисленных выше требований к входному сигналу,Пусть при исходном состоянии блока1 памяти 1000 на шине 10 появляетсяпачка из трех импульсов. Триггеры 3-5устанавливаются поочередно в единичные состояние, а триггер 2 за этовремя не успевает сброситься в нулевое .состояние, так как длительностьпачки импульсов меньше периода тактовой частоты, Блок памяти переходитв состояние 1111, при этом на выходе элемента 9 появляется сигнал"0", блокирующий элемент 8. Такимобразом выход устройства оказывается отключенным, а на шине 14 появившийся нулевой сигнал служит признаком недостоверности входной информации.Состояние блока 1 памяти 1111устойчивое, так как входы К всехтриггеров блокированы. нулевыми сигналами с .предыдущих разрядов блокапамяти.Переход устройства в рабочее состояние производится сигналом с шины11, который выдается оператором,либо вырабатывается внешними устройствами после появления нулевого сигнала на шине 14.Если не выполняется второе требование к входному сигналу, то устройство не успеет установиться в исходное состояние до прихода следующейпачки и происходит переполнение блока памяти, т,е, переход его в состояние 1111,Состояние блока 1 памяти 0000,которое также является устойчивымможет использоваться в режиме запрета выдачи выходной информации, таккак в этом случае триггер б находится в единичном состоянии и импульсы на выход не поступают, хотя навходной шине 10 они могут присутствовать. Вывод устройства в рабочеесостояние осуществляется сигналомсброса с шины 11.При известном максимальноМ числеполезных сигналов в пачке в известной максимальной частоте пачек пара"метры и, Ч;,1 и Гследует подобратьтак, цтобы выполнять требования 1 и2. При этом устройство будет настроено на надежный прием полезных сигналов, а при появлении ложных сигналов, что может быть вызывано неис(правностью передающего канала, на7 1012130 8 ложением помех на полезный сигнал, 14 появляется сигнал недостовернос. наличием колебаний на фронтах сиг- ти входной информации, а на выходе налов, устройство переходит в ре- устройства шина 13 ) импульсы отжим "сбоя", при этом запрещается вы- сутствуют. дача ложной информации и выдается ю ч. На входе устройства пачки им" контрольный сигнал, что приводит к пульсов с частотой следования паповышению надежности временной при- чек: 11/(и)(Ц) (режим 5)вязки асинхронного сигнала.На временных диаграммах (фиг.2)Как видно из временной диаграммы проиллюстрирована работа устройст- . 10 УстРойство може выРстройство может выработать нескольва в следующйх режимах. ко импульсов на первую пачку вход 1. На входе устройства (шина 10) ных сигналов, так каных сигналов, так как их число впачке не превышает (п), но ври одиночный асинхронный сигнал малой(режим 1) и большей (режим 2) длитель- поступлении второй пачки происходитпе еполнение блока, 1 памяти, выра-ности, з диаграммы видно что уст 1 переоолнение бло вботка на шине 1 Й сигнала недосторойство на один входной. сигнал проверности вхедной иншормации и за" извольной длительности выдает одинвыходной сигнал, совпадающий с такальнейшей вы ачи сигнатовым импульсом.2, На входе устройства пачка из Сброс устройства в,: исходное со(и) импульсов с интервалами време- стояние происходит следующим обрак ни между соседними импульсами мень- зом. При появлении на шине 11 нуле- шими периода тактово частоты ( ре-. вого потенциала одновременно с усжим 3). При этом режиме устройство тановкой блока 1 памяти в состоя- вырабатывает пачку из(п) импуль-ние 1000 производится установка сов со стандартными длительностями . триггера б в. единичное состояние. и интервалами между ними. При этом на выходе триггера 6 по"3. На входе устройства пачка с является нулевой сигнал, запрещаю- числом импульсов и )(и). На шине щий работу элемента И В,П "Патент", г. Ужгород, ул. Проектна или НИИПИ Заказ 278 1012 Й 30 Тираж 934 Пддписно