Двоичный умножитель числа импульсов

Союз СоветскикСоциалистическихРеспублик Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(6 ) Дополнительное к авт. свнд-ву(22) Заявлено 12. 10,81 (21) 3350095/18-21 с присоединением заявки М 3350094/18-21 (23) П риорнтетОпубликовано 28. 02, 83. Бюллетень8 Дата опубликования описания 28.02.83(54) ДВОИЧНЫЙ УМНОЖИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ 1Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, предназначенных для выполнения операции подсчета числа импульсов с одновременным умножением результата на произвольное напередзаданное положительное натуральноечисло,Известен двоичный умножитель числа импульсов, содержащий в каждомразряде триггер, элементы И, элементы ИЛИ 1),Недостаток этого устройства заключается в ограниченных функциональных возможностях. Коэффициент умножения может принимать только двафиксированных значения 1 5.Известен двоичный умножитель числа импульсов, содержащий входнуюшину и И разрядов, первый разряд содержит триггер, каждый последующийразряд содержит триггер и элемент И,в каждом разряде, кроме первого,2управляющий вход триггера соединенс первым входом элемента И последую.щего разряда, второй вход элементаИ которого соединен с прямым выходом триггера предыдущего разряда,выход элемента И соединен с входомуправления триггера, первый и второй входы элемента И второго разрт 1- да соединены соответственно с шинойпотенциала логической единицы и спрямым выходом триггера первого разряда, выходная шина соединена сосчетными входами триггеров разря-.дов 2.Недостаток известного устройствазаключается в ограничениях функциональных возможностей. Коэффициент ум"ножения может принимать только одно значение +1.го Цель изобретения - расширениефункциональных возможностей устройства в части обеспечения умножениячисла импульсов на любое натурноеположительное число.3 1001Поставленная цель достигается тем, что в двоичный умножитель числа импульсов, содержащий входную шину и И разрядов, первый разряд содержит триггер, каждый последующий разряд содержит триггер и первый элемент И, в каждом разряде, кроме первого, управляющий вход триггера соединен с первым входом первого элемента И последующего разряда, второй 1 в вход первого элемента И которого соединен с прямым выходом триггера предыдущего разряда, в каждом разряде, начиная с К-го,где К меньше М, выход первого элемента И соединен 1,1 с управляющим входом триггера, входная шина соединена со счетными входами триггеров, введены шины управления, шины потенциалов логическихнуля и единицы,в первый разряд вве-26 ден коммутатор, а вкаждый разряд с второго по Квведены коммутатор, второй элемент И и три элемента НЕ, в каждом разряде с первого по К-й шины потенциалов логичес- у ких нуля и единицы соединены соответственно с первым и вторым информационными входами коммутатора, входы управления которого соединены с соответствующими шинами управления, выход коммутатора соединен с управляющим входом триггера, в каждом разряде с второго по К-й выход первого элемента И соединен с третьим информационным входом коммутатора и35 соединен через первый элемент НЕс четвертым информационным входом коммутатора, пятый.и шестой информационные входы которого соединены соответственно с выходом второго эле 40 мента И и с выходом второго элемента НЕ, вход которого соединен с выходом второго элемента И,первый вход которого соединен с первым входом первого элемента И, второй вход которого соединен с45 входом третьего элемента НЕ, выход которого соединен с вторым входом второго элемента И. На чертеже приведен двоичный умно. житель числа импульсов с коэффициентом умножения +3. На чертеже обозначено триггеры 1 1-1=5; коммутаторы 2=1-2 3: элемен ты И 3=1-3=6, элементы НЕ 4=1-4=6 входная шина 5; шины 6 и 7 потенциалов соответственно логических нуля и единицы; шины 8 управления. 485 4Входная шина 5 соединена со счетными входами триггеров 1=1-1=5 входыуправления которых соединены соответственно с выходами коммутаторов21-2=3 и с выходами элементов И 35 и 3=6, выходы коммутаторов 2 123 и выход элемента И 3=5 соединены соответственно с первыми входами элементов И 3=1, 3 3, 3=5, 3 6,вторые входы которых соединены соот-,ветственно с прямыми выходами триггеров 1=1-1=4; шины 8 управления соединены с соответствующими входамиуправления коммутаторов 2=1-2=3, первый и второй информационные входы которых соединены соответственно с шинами 6 и 7 потенциалов логических нуля и единицы, третьи информационныевходы коммутаторов 2=2 и 2=3 соединены соответственно с выходами элементов. И 3=1 и 3=3 и соединены соответственно с входами элементов НЕ 4=1,и 4=4, выходы которых соединены соответственно с четвертыми информационными входами коммутаторов 2=2 и2=3, пятые информационные входы которйх соединены соответственно свыходами элементов И 3"2 и 3 4 и соединены. соответственно с входамиэлементов НЕ 4=2 и 4=5, выходыкоторых соединены соответст-.венно с шестыми информационными входами коммутаторов 2=2 ио2=3; выходы коммутаторов 2=1 и2=2 соединены соответственно с первыми входами элементов И 3=2 и 3=4вторые входы которых соединены свыходами элементов НЕ 4=3 и 4=6,входы которых соединены соответственно с прямыми выходамитриггеров 1-.1 и 1=2.На выходах коммутаторов, в зависимости от настройки по шинам 10,сформированы шесть функций, две изкоторых - потенциалы логических нуляи единицы, а четыре остальных - Функ-ции от аргументов х и а. где х:"1 1сигнал разрешения на переключение-го триггера, а - сигнал на прямом выходе -го триггера,Приведенная табл, 1 дает соответствие между номером состояниякоммутатора и логической функциейна выходе коммутатора. Настройка коммутаторов в зависимости от заранее задаваемых коэффициентов производится в соответст. вии с табл.2.Логическая функция на выходе коммутатора(табл.2) распространяется на любоеколичество строк (т.е. коэффициентов умножения)Из табл.2 видно,чтодля любой строки, которая, всвою очередь, соответствует выбранному коэффициенту умножения, существует разряд, после которого настройка последующих разрядных коммутаторов постоянная и равна "2",Учитывая, что эта настройка соответствует реализации функции х; а( табл.1, очевидно, что для всехпоследующих разрядов умножителя устройства 2 межразрядного переноса реализуются элементами И,Работу умножителя импульсов рассмотрим на примере режима умножителя на +3. В этом случае на вины 8.управления поданы управляющие сигналы (табл.2), которые бы переключали коммутаторы первого, второгои третьего разрядов соответственно 01485 4в первое, третье и пятое состояние,а коммутаторы всех последующих раз-рядов - во второе состояние. На выходах коммутаторов первого, второгоб и третьего разрядов будут соответственно следующие логические функции1 , х .а н х а.; а всех последующих разрядов - функции х а;. При настройке коммутаторов 2 1, 22 и 23 1 В вышеописанным образом триггеры уст"ройства на фиг. 1 будут последовательно при поступлении тактовых импульсов по шине 8 принимать следующие состояния: 00000, 11000, 01100, 1 10010, 10010, 00110, 1 ЮО,О 1 ОО 1 и д; Таким образом, устройство произ"фводит умножение каждого очередного импульса на коэффициент 3 и суммиру ет результат, причем при изменениикоэффициента умножения требуется переключение коммутаторов в соотв тствии с табл.2.Таблица 11001 М 5 Пооаолмение табл.2аавюее еатаеаеааввеевееров Еввюъа иутаторо разрядах двоичного ояни иномител 2 4 с;231001485 О Продолжение табл. 2 0 1 3 4, 4 5 2 2 -2 30 1 3 4 4 4 5 2 22 00 0 0 0 1 2 22 1 2 2 2 2 3 5 22аа2 Формула изобретения го Двоичный умножитель числа импульсов, содержащий входную шину и М разрядов, первый разряд содержит триггер, каждый последующий разряд со-. 25 держит триггер и первый элемент И, в каждом разряде, кроме первого, управляющий вход триггера соединен с первым входом первого элемента И последующего разряда, второй вход пер- ЗО вого элемента И которого соединен с прямым выходом триггера предыдущего разряда, в каждом разряде, начиная с К-го, где К меньше И, выход первого элемента И соединен с управляющим входом триггера, входная шина соединена со счетными входами триггеров, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в него введены шины управ- о ления, шины потенциалов логических нуля и единицы, в первый разряд введен коммутатор, а в каждый разряд с второго по Квведены коммутатор, второй элемент И и три элемента НЕ, в каждом разряде с первого по К-й шины потенциалов логических нуля и единицы соединены соответственно с первым и вторым информационными входами коммутатора, входы управлениякоторого соединены с соответствующими шинами управления, выход коммутатора соединен с управляющим входомтриггера, в каждом разряде с второгопо К-й выход первого элемента Исоединен с третьим информационнымвходом коммутатора и соединен черезпервый элемент НЕ с четвертым информационным входом коммутатора, пятыйи шестой .информационные входы кото"рого соединены соответственно с аы"ходом второго элемента И и с выходомвторого элемента НЕ, вход которогосоединен с выходом второго элементаИ, первый вход которого соединен спервым входом первого элемента И, второй вход которого соединен с входомтретьего элемента НЕ, выход которогосоединен с вторым входом второго элемента И. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЮ бб 0048, кл, Н 03 К 23/00, 1976.2. Букреев И. Н. и др. Иикроэлектронные схемы цифровых устройств.И., "Советское радио", 1975, с.168,рис. 5.4 (прототип).1 ОО 1485 Составитель РановКинив ТехредИ,Гергель Корректор С. Ие Реда кт Зака илиал ППП "Патент", г. Ужгород, ул, Проектная,1445/75ВНИИПИ Г по дел113035,Тираж 934 ударственного изобретений схва, Ж 35, Р