Устройство для измерения смещения кадров в телевизионном сигнале

) Заявнте 54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СМЕЩЕН КАДРОВ В ТЕЛЕВИЗИОННОМ СИГНАЛЕ о имеет сравнитель"йствие. Изобретение относится к телевиде-нию и может использоваться в автоматических телевизионных системах распознавания образов,Известно устройство измерения смещения кадров в телевизионном сигнале, содержащее первый блок задержки, второй блок задержки, первый выход которого через последовательносоединенные первый умножитель, первый блок запрета и первый интеграторподключен к первому входу блока определения максимума сигнала, а второй выход второго блока задержки через последовательно соединенные второй умножитель, второй блок запрета и второй интегратор соединен свторым входом блока определения максимума сигнала, а также компаратор,первый вход которого подключен к первому входу второго блока задержки,а второй вход компаратора соединен с первым входом третьего блоказадержки, причем выход компаратора подключен к вторым входам первого и второго блока запрета, а также эле" мент ИЛИ, первый и второй входы которого подключены соответственно к первому и второму входам блока определения максимума сигнала, а выход элемента ИЛИ соединен с вторыми входами первого и второго интеграторов, причем вход первого блока задержки предназначен для подачи телевизионного сигнала 11.Однако устройствоно невысокое быстродеЦель изобретения " повышение быстродействия.Для этого в устройство введены первый и второй двумерные фильтры, регистр сдвига, формирователь управляецих импульсов, коммутатор и блок запоминания, причем первые входы первого и второго двумерных Фильтров соединены соответственно с входом и выходом первого блока задержки, а вы ходы двумерных Фильтров соединены974602 3соответственно с входами второго итретьего блоков задержки, а вторыевходы первого и второго двумерныхфильтров через регистр сдвига подключены к первому входу блока запоминания, причем второй вход регистрасдвига подключен к выходу элементаИЛИ, а третьи входы первого и второгодвумерных Фильтров соединены одноврегменно с вторым входом второго и третье 5го блоков задержки и. выходом Формирователя управляющих импульсов, входкоторого соединен с выходом регистрасдвига и четвертым входом блока определения максимума сигнала, а первый 1 зи второй выходы блока определениямаксимума сиГнала подключены соотЬетственно ко второму и третьему входамблока запоминаний, второй вход которого соединен с первым входом кдммутатора, второй и третий входы которого соединены соответственно с,первым и вторым выходами третьего блока задержки, а выход коммутатораподключен одновременно к вторым. вхо- дздам первого и второго умножителей,а первый вход блока запоминания подключен к третьему входу блока определеНия максимума и предназначендля подачи сигнала синхронизации,Двумерный Фильтр содержит четвертый блок задержки, третий, четвертыйи пятый блоки запрета, сумматор ишестой блок запрета, причем первый,второй и третий выходы четвертого35блока задержки соединены через третий, четвертый и пятый блоки запре. та соответственно с первым, вторыми третьим входами сумматора, выходкоторого подключен к .первому входушестого блока запрета, выход которого является выходом двумерного Фильтра, а второй вход шестого блока зайрета предназначен для подачи сигнала с первого выхода формирователяуправляющих импульсов, причем вторые4входы третьего, четвертого и пятогоблоков запрета предназначены для подачи сигнала с выхода регистра сдвига, а четвертый вход сумматора соединен с входом четвертого блока за- ффдержки, вход которого является входомустройства.На фиг. 1 приведена структурнаясхема предложенного устройства; нафиг, 2 - структурная схема двумерно- ффго фильтра,Устройство измерения смещения кадров в .телевизионном сигнале содержит 4первый и второй блоки задержки 1, 2,первый и второй умножители 3, 4, первый и второй блоки запрета 5, 6, первый и второй интеграторы 7, 8, первый и второй двумерные Фильтры 9,10, третий блок задержки 11, коммутатор 12, регистр сдвига 13, Формирователь 14 управляющих импульсов,блок запоминания 15, блок определения максимума сигнала 16, элементИЛИ 17 и компаратор 18. Каждый издвумерных фильтров 9, 10 содержитчетвертый блок задержки 19, третий,четвертый и пятый блоки запрета 20,сумматор 21 и шестой блок запрета 22,Устройство работает следующим образом,Входной сигнал текущего кадра поступает на вход первого блока задержки 1 и напервый вход первого двумерного фильтра 9, С выхода первогоблока задержки 1 видеосигнал преды"дущего кадра поступает на первыйвход второго двумерного Фильтра 10,В исходном состоянии, т.е, на первомшаге измерения вектора смещения изоб"ражения, двумерные фильтры 9 и 10сокращают пространственные полосычастот видеосигналов в Х раз фмаксимальный вектор смещения).С выходов двумерных Фильтров 9 и10 видеосигналы подаются на входыкомпаратора 18 и на второй и третийблоки задержки 2, 11 соответственно.Коммутатор 2 в исходном состояниипропускает на выход сигнал с третьего блока задержки 11.Видеосигналы с выхода второго блока задержки 2 и с выхода коммутатора 12 перемножаются соответственнов первом и втором умножителях 3, 4.Затем сигналы с выходов первого ивторого умножителей 3, 4 стробируются в первом и втором блоках запрета5, 6 соответственно сигналом с выхо"да компаратора 18, чем обеспечивается отсутствие вычисления корреляциидля участков изображения, в которыхмежкадровая разность равна нулю. Сигналы корреляции с выхода блоков запрета 5, 6 накапливаются в интеграторах 7 8 соответственно до тех пор,пока на одном из выходов не возникаетсигнал логической единицы, определяющий номер канала, в котором корреляция соседних кадров максимальна.Сигнал логической единицы записывается в блок определения максимумасигнала 16, затем, пройдя через элеформула изобретения 5 9746мент ИЛИ 17, устанавливает в нулевоесостояние интеграторы 7, 8 и сдвигает единицу на один разряд в регистресдвига 13. Регистр сдвига 13 переключает формирователь 14, генерировав- зший импульсы со скважностью В, наболее высокую частоту следования.Вместе с тем сигналами с выхода регистра сдвига 13 переключаются дву"мерные фильтры 9 и 10, полоса пропус" 0кания которых соответственно увеличивается.На первом выходе блока 16 Формируется позиционный код, соответствующий первой грубой оценке вектора смещения изображения. Этот сигнал поступает на коммутатор 12, которыйобеспечивает прохождение с третьегоблока задержки 11 видеосигнала с соответственно более длительной задержкой, Этим заканчивается переход устройства к второму этапу измерениявектора смещения, Раьота части устройства, включающая компаратор 18,второй и третий блоки задержки 2, 11,Ипервый и второй умножители 3, 4, первый и второй блоки запрета 5, 6, интеграторы 7, 8 элемент ИЛИ 17, навсех этапах измерения вектора смещения одинакова. ЭОПосле окончания последнего этапаизмерения значение вектора смещениякадровым синхронизирующим импульсомпереписывается из блока определениямаксимума сигнала 16 в блок 15, в котором хранится в течение следующегокадра для использования при компенсации смещения изображения.,Предложенное устройство позволяетв широком диапазоне векторов смещенияизображений производить автоматичес-,кое измерение смещения рекурсивнымметодом., основанным на принципе полихотомии, и обеспечивает уменьшениезатрат на производство и эксплуатацию автоматических телевизионных систем широкого класса.. 1. Устройство для измерения смещения кадров в телевизионном сигнале, содержащее первый блок задержки, второй блок задержки, первый выход которого через последовательно соединенные первый умножитель, первый блок запрета и первый интегратор под" ключен к первому входу блока опреде 02 6ления максимума сигнала, а второй выход второго блока задержки через последовательно соединенные второй умножитель, второй блок запрета и второй интегратор соединен с вторым входом блока определения максимума сигнала, а также компаратор, первый вход которого подключенк первому входу второго блока задержки, а второй вход компаратора соединен с первым входом третьего блока задержки, прицем выход компаратора подключен к вторым входам первого и второго бло-. ка запрета, а также элемент ИЛИ, первый и второй входы которого подключены соответственно к первому и вто- . рому входам блока определения максимума сигнала, а выход элемента ИЛИ соединен с вторыми входами первого и второго интеграторов, причем входпервого блока задержки предназначен для подачи телевизионного сигнала, о т л и ц а ю щ е е с я тем, что,- с целью повышения быстродействия, введены первый и второй двумерные Фильтры, регистр сдвига, формирователь управляющих импульсов, коммутатор и блок запоминания, причем первые входы первого и второго двумерных фильтров соединены соответственно с входом и выходам первого блока задержки, а выходы двумерных Фильтров соединены соответственно с входами второго и третьего блоков задержки, а вторые входы первого и второго двумерных фильтров через регистр сдвига подключены к первомувходу блока запоминания, причем второй вход регйстра сдвига подключен к выходу элемента ИЛИ, а третьи входы первого и второго двумерных Фильтров соединены одновременно с вторым входом второго и третьего блоков задержки и выходом формирователя управляющих импульсов, вход которого соединен с выходом регистра сдвига и четвертым входом блока определения максимума сигнала, а первый и второй выходы блока определения максимума сигнала подключены соответственно к второму и третьему входам блока запоминания, второй вход которого соединен с первым входом коммутатора, второй и третий входы которого соединены соответственно с первым и вторым выходами третьего блока задержки, а выход коммутатора подключен одновременно к вторым входам первого и второго умножителей, а первый вход бло7 97460 ка запоминания подключен к третьему входу блока определения максимума и предназначен для подачи сигнала синхронизации.2, Устройство по и, 1, о т л и -ч а ю щ е е с я тем, что двумерный фильтр содержит четвертый блок задержки, третий, четвертый и пятый блоки запрета, сумматор и шестой блок за- прета, причем первый, второй и третий в выходы четвертого блока задержки соединены через третий, четвертый и пятый блоки запрета соответственно с первым, вторым и третьим входами сумматора, выход которого подключен к ф первому входу шестого блока запрета, выход которого является выходом дву 2 8мерного фильтра, а второй вход шестого блока запрета предназначен для подачи сигнала с первого выхода формирователя управляющих импульсов, причем вторые входы третьего, четвертого и пятого блоков запрета предназначены для подачи сигнала с выхода регистра сдвига, а четвертый вход сумматора соединен с входом четвертого блока задержки, вход которого является входом устройства. Источники информации,принятые во внимание при экспертизе 1, Патент США И 3632865,кл. Н 04 И 7/12, опублик. 1975.П ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, ЖРаушская наб., д.одпи иал ППП "Патент, г. Ужгород, ул Проектная, 4 Составитель В,О, Колесникова Техред И. Тепе