Управляемый фильтр

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. П. Строко ирский орде Изобретение от тся к автоматии управлению и тических свойства помехи. олезног сигнал авляемый ф ательно вклю ния, ограни ервый интегенные дете обшетехнидля выделесоставляюдыр, содеченные перитель уроватор, послктор, знака Известен упрший последов ческих системах управлени ния полезной низкочастотно к сравн выи меренных сигналов ня сигнала, и пдовательно включ для измеИзвестен управляемыи фильвыделения полезной составляю ичи ала, содержашии о сигнала, два инте ший блок, блок ср которого подключе ренного си тель уровн масштабир первый вхо атора,нения, к входу ичитель од через огр устроиствуровня си тора, вых устройств нения и ч штабируюш ня сигнал нала к входу первого интеград которого подключен к выходук второму входу блока сраврез второй интеГратор и масий блок к ограничителю уровтком указанного фильтра явкая точность выделения поле ла при цес 1 апионарных струкНедост ляется низ ного сигна ческому регулированию может быть использов ового Красног Знамени металлургический второй блок. сравнения, второй интегратор, квадратор, первый масштабируюшийблок и первый сумматор, последовательновключенные второй масштабируюшийблок и второй сумматор, причем первыйвход первого блока сравнения соединенс входом управляемого фильтра, выходпервого интегратора подключен к второму входу первого блока сравнения и квыходу управляемого фильтра, выход первого блока сравнения соединен с входомдетектора знака, выход второго интегратора - с вторым входом второго блока сравнения, выход квадратора - с входом второго масштабируюшего блока,выход первого сумматора - с дополни9706 тельным входом ограничителя уровня сигнала, выход второго сумматора - с дополнительным входом первого интегратора 2.В известном фильтре производится адаптация зоны ограничения ограничителя уровня сигнала и постоянной времени интег рирования первого интегратора. С этой целью сигнал о разности измеренного и сглаженного значений сигнала подается 10 на детектор знака, выходной сигнал которого в виде последовательности +1 и -1 сглаживается экспоненциальным сглаживающим фильтром, возводится в квадрат, умножается на постоянную величи ну и суммируется с постоянными сигналами.Недостатком известного управляемого фильтра является также низкая точность выделения полезного сигнала вследствие 20 сравнительно медленной адаптации настроечных коэффициентов управляемого фильтра при больших по величине (скачкообразных) изменениях полезного сигнала. 25Цель изобретения - повышение точности фильтрации.Поставленная цель достигается тем, что в управляемый фильтр, содержащий последовательно соединенные первый30 блок сравнения, первый вход которого подключен к входной шине, ограничитель уровня сигнала и первый интегратор, выход которого подключен к второму входу первого блока сравнения, детек 35 тор знака и последовательно соединенные ,второй блок сравнения, второй интегратор, выход которого подключен к первому входу второго блока сравнения, и квадратор, введены дополнительные блоки сравнения,40 дополнительные интеграторы кличи, дифференциатор, блок задержки, блок умножения, элемент ИЛИ и задатчики, причем первый дополнительный блок сравнения, первый вход которого объединен с первым45 входом первого блока сравнения, первый дополнительный интегратор, выход кото. рого подключен к второму входу первого дополнительного блока сравнения, дифференциатор, детектор знака, блок задержки, блок умножения, другой вход которого подключен к выходу детектора знака, второй дополнительный блок сравнения, второй дополнительный интегратор, выход которого подключен к другому входувторого дополнительного блока сравнения, 55 третий дополнительный блок сравнения, другой выход которого подключен к выходу первого звдатчика, элемент ИЛИ и 44 4первый ключ соединены последовательно,при этом выход дифференциатора подключен к второму входу второго блока сравнения, между выходом квадратора и другим входом элемента ИЛИ включен четвертый дополнительный блок сравнения,другой вход которого соединен с выходом второго задатчика, выход первогодополнительного интегратора подключен кинформационным входам первого и второго ключей, управляющий вход второгоключа - к выходу элемента ИЛИ, а выход - к управляющему входу первогоинтегратора, выход которого соединен сдругим информационным входом первогоключа,На чертеже представлена структурнаяэлектрическая схема предлагаемого фильтра,Управляемый фильтр содержит последовательно соединенные первый блок 1 сравнения, ограничитель 2 уровня сигнала,первый интегратор 3, выход которогоподключен к второму входу первого блока1 сравнения, последовательно соединенные первый дополнительный блок 4 сравнения, и первый дополнительный интегратор 5, выход которого подключен к второму входу первого дополнительного блока 4 сравнения, Первые входы блоков 1и 4 сравнения являются входом устройства. Выход первого дополнительного интегратора 5 подключен к информационному входу ключа 6 и к входу дифференциатора 7, выход ключа 6 подключен квторому входу первого интегратора 3.К выходу дифференциатора 7 подключеныпоследовательно соединенные детектор 8знака, блок 9 задержки, блок 10 умножения, второй дополнительный блок 1 1сравнения, второй дополнительный интегратор 12, выход которого соединен свторым входом второго дополнительногоблока 11 сравнения. Выход первого задатчика 13 подсоединен к второму входутретьего дополнительного блока 14 сравнения, к первому входу которого такжеподсоединен выход второго дополнительного интегратора 12. Выход детектора8 знака подключен также к второмувходу блока 10 умножения. К выходудифференциатора 7 подключены такжепоследовательно соединенные второй блок15 сравнения, второй интегратор 1 6,выход которого подключен к второмувходу второго блока 15 сравнения, квадратор 17, четвертый дополнительныйблок 18 сравнения, второй вход которого соединен с выходом второго задатчика5 970619. Выходы третьего дополнительного блока 14 сравнения и четвертого дополнительного блока 18 сравнения подключены к входам элемента ИЛИ 20, выход которого подключен к управляющим входам ключей 6 и 21. Выходы первого интегратора 3 и первого дополнительного интегратора 5 подключены соответственно к информационным входам ключа 21,выход которого является выходом фильт Ора. При этом х ( 1 ) - измеренный вмомент времени 1 сигнал, Х 1 ( 6 ) - выходной сигнал первого интегратора 3,Х 1 ( В ) - выходной сигнал первого дополнительного интегратора 5, х () - 15оценка полезного сигнала (на выходеключа 21).Управляемый фильтр работает следующим образом.Измеренный сигнал х ( 6 ) поступает 20на вход блока 1 сравнения, где из неговычитается выходной сигнал интегратора3 х() об оценке полезного сигналафильтром, реализованным с помощьюблока 1 сравнения, ограничителя 2 уровня сигнала и интегратора 3. Сигнал ополученной разности Е= х И) - х (6)подается на ограничитель 3 уровня сигнала, в котором срезаются большие выбросы Е ( 1 ), что повышает точность ЗОдальнейшего преобразования сигнала.Выходной сигнал ограничителя 2 уровнясигнала поступает на вход интегратора 3,Аналогично работает и фильтр второйцепи, реализованный с помошью блока4 сравнения и интегратора 5. Для увеличения быстродействия в него не введен ограничитель уровня сигнала и постоянная интегрирования меньше, чем винтеграторе 3. Выходные сигналы х (1)1и х(1 ) интеграторов 3 и 5 поступаютна входы ключа 21.Сигнал на переключение ключей 6 и21 вырабатывается исходя из анализасвойств сигнала х(С), Для этого сигнал Х,1(1) поступает на вход дифференциатора 7, нв выходе которого получаетсясигнал Ч(ф)о скорости изменения х,Этот сигнал Ч(1) идет на детектор 8 знака с законом функционированияЯ1+1 при Ч(Ф) Ъ 0(-1 при М(1)0где (1) - выходной сигнал детектора 8знака,Сигнал 2 (Цс выхода детектора 855знака поступает на блок 9 залержки,где задерживается нв время 7. и подается на блок 10 умножения, где умножается нв сигнал 2 (1), ем самым на вы 44 6ходе блока 10 умножения получаетсясигнал о знаковой корреляции 2 И )иу(1 -Г), Этот сигнал подается на сглаживающий фильтр, реализованный с помошью блока 1 1 сравнения и интегратора12. В результате получаем если сигналЧ(т)имеет знакопеременный характер,то сигнал о знаковой корреляции имееттакже знакопеременный характер, а выходной сигнал интегратора 12 стремитсяк нулю; если сигналЧ(Ф) имеет один знак,положительный или отрицательный, тосигнал о знаковой корреляции равняется+1, а выходной сигнал интегратора 12стремится к +1. В первом случае в сигнале х при 2 сутствует высокочастотная составляющая, обусловленная помехой и поэтому целесообразно подключение на вход устройства выхода интегратора 3. Во втором случае имеет место большая скорость изменения полезного сигнала, и поэтому целесообразно подключение на вход устройства выхода интегратора 5, С этой целью выходной сигнал интегратора 12 сравнивается в блоке 14 сравнения с постоянным сигналом, поступаюшим с первого задатчикв 13 и подается на элемент ИЛИ 20.Кроме того, выходной сигнал дифференциатора 7 поступает нв сглаживающий фильтр, реализованный с помошью блока 15 сравнения и интегратора 16, а затем возводится в квадрат в квадраторе 17 для устранения знака сигнала. Выходной сигнал квадратора 17 сравнивается в блоке 18 сравнения с постоянным сигналом, поступаюшим со второго звдатчика 19, и подается нв элемент ИЛИ 20.Если сигнал с выхода интегратора 12 и (или) сигнал с выхода квадратора 17 превышает задание величины, то в элементеИЛИ 20 вырабатывается сиг- нвл, поступаюший на управляюший вход ключа 21, который подключает к выходу устройства сигнал Х И) с выхода интегратора 5. В это же время ключ 6 находится в разомкнутом состоянии.Если же сигналы с выходов интегратора 12 и квадратора 17 не превышают заданные величины, то ключ 21 подключается к выходу устройства сигнал Х(1) с выхода интегратора 3. В момент, когда происходит переключение, по сигналу с выхода элемента ИЛИ 20 включается ключ 6 и в интегратор 3 записываются новые начальные условия с выхода интегратора 5. Затем через заданный пра7 970644 межуток времени ключ 6 выключается. вь В результате в интегратор 3 вводятся вх новые начальные условия, соответствую- ср шие выходному сигналу интегратора 5. зн Применение предлагаемого устройства позволяет повысить точность выделения де полезного сигнала в среднем на 35-45% бл по среднеподульному критерию, что при- ин водит к повышению точности расчета др УпРавлЯюших воздействий в пРогнозиРУк 19 бл щих регуляторах, бл13Управляемый фильтр, содержащий последовательно соединенные первый блок сравнения, первый вход которого подключен к входной шине, ограничитель уровня сигнала и первый интегратор, выход которого подключен к вторвму входу первого блока сравнения, детектор знака и последовательно соединенные второй блок сравнения, второй интегратор, выход которого подключен к первому входу второ го блока сравнения, и квадратор, о т л ич а ю щ и й с я тем, что, с целью повышения точности фильтрации, в него введены дополнительные блоки сравнения, дополнительные интеграторы, ключи, дифференциатор, блок задержки, блок умножения, элемент ИЛИ и зацатчики, причем первый дополнительный блок сравнения, первый вход которого обьединен с первым входом первого блока сравнения, первый дополнительный интегратор,30 Источники информации,принятые во внимание при экспертизе1, Патент Великобритании1469605, кл. Н 3 9/, 1977.2. Авторское свидетельство СССРпо заявке2848482/09,кл. Н 03 Н 21/00, 1979 (прототип),формула изобретения ход которого подключен к второмуоду первого дополнительного блэкаавнения, дифференциатор, детекторака, блок задержки, блок умножения,угой вход которого подключен к выходутектора знака, второй дополнительныйок сравнения, второй дополнительныйтегратор, выход которого подключен кугому входу второго дополнительногоока сравнения, третий дополнительныйок сравнения, другой выход которого подключен к выходу первого задатчика, элемент ИЛИ и первый ключ соединены последовательно, при этом выход дифференциатора подключен к второму входу второго блока сравнения, между выходом квадратора и другим входом элемента ИЛИ включен четвертый дополнительный блок сравнения, другой вход которого соединен с выходом второго задатчика, выход первого дополнительного интегратора подключен к информационным входам первого и второго ключей, управляющий вход второго ключа - к выходу элемента ИЛИ, а выход - к управляющему входу первого интегратора, выход которого соединен с другим информационным входом первого ключа.