Устройство для цифрового управления -фазным преобразователем

ОП ИСАНИЕИЗОБРЕТЕН ИЯК, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалист ическикРеспублик щ 970626та опубликования описания 30,10,82 Ъ,4. Я. иченк Всес тй научно-исследовательский и вагоностроення т й -.". с м 1 71) Заяви: 4) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО УПРАВЛЕН % -ФАЗН ЬИ ПРЕОБРАЗОВАТЕЛЕМ Изобретение относится к электротех нике, в частности к устройствам для уп равления полупроводниковыми вентильны ми преобразователями,Известно устройство для управления в -фазным преобразователем, которое с держит генератор импульсов, подключен ный к тактовым счетчикам, которые логическими выходами соединены с деш раторами, к другим входам которых под ключены информационные выходы реве сивных счетчиков 1 .Однако данное построение устройства для управления требует формирования . риц дешифраторов на весь диапазон регу лирования, т.е. на все состояния счетчи ков, что обусловливает недостаточную надежность и завышенный обьем матриц. дешифраторов.Наиболее близкитехнической сушносдля управления преосодержит генераторченный к тактовому м к предлагаемому п ти является устройст бразователем, которо импульсов, подклю-.счетчику, логичестцт н ко вс ми выходами подключенному к дешифраторам сдвигаемых последовательностей импульсов, к другим входам которых подключены информационные выходы информационного блока, включающего в себяореверсивный счетчик, управляющий дешифратор, триггер знака, элементы И и дополнительный реверсивный счетчик, управиф- ляющие выходы информационного блокасоединены с управляющими входами коммур- татора, к которому подключены выходыдешифраторов сдвигаемых последовательностей, кроме того, устройство содержит мат- дешифратор несдвигаемых последовательностей, подключенный к логическим выходам тактового счетчика 123,Однако известное устройство содержити дешифраторов сдвигаемых последовательностей, матрица каждого нз которыхо о набрана на одну зону регулирования, на во которые разбит весь диапазон регулировае ния. Кроме того, дешифратор несдвигаемых последовательностей импульсов при таком построении подключе ем3 9706триггерам тактового счетчика, вьщеляя конституеиты единицы, соответствующие каждым значениям коэффициента заМполнения, Указанное построение приводит к увеличению объема матриц, отличается5 аппаратурной избыточностью и ввиду разброса параметров дешифраторов нечетким смешением фаз относительно друг друга.11 ель изобретения - упрощение устройства для управления и повьпдение его надежности.Поставленная цель достигается тем, что устройство для управления в -фазным преобразователем снабжено дополнительным счетчиком с Р 1 входами и с разряд ностью и, удовлетворяющей условиюи2м, причем счетный вход дополнительного счетчика соединен с выходом старшего разряда тактового счетчика, выходы - с управляющими входами коммутатора и дешифратором несдвигаемых последовательностей, а управляющие выходы управляющего дешифратора подключены к входам дешифратора сдвигаемых последовательностей.25На чертеже представлено устройство для управления.Предлагаемое устройство содержит генератор 1 импульсов; соединенный с тактовым счетчиком 2, своими логическими выходами подключенным к д,ршифратору 3 сдвигаемых последовательностей. Последний выход 4 счетчика 2, представляющий собой выход триггера старшего разряда, подключен к логическому входу . дешифратора 5 несдвигаемых последовательностей. К информационным входам 6 - 8 дешифратора 3 подключены информационные выходы информационного блока 9, содержащего реверсивный счетчик 1040 с выходом 11, появление сигнала на котором определяет предельное значениезоны регулирования, т,е. 1/й . Вход 12 сложения и вход 13 вычитания соединены с блоком 14 управления, Одновременно эти входы подключены через триггер 1545 знака к элементам 16 и 17 И, другие входы которых подключены к выходу 11 . реверсивного счетчика 1 О; Выходы эле ментов 16 и 17 И подключены к входу 18 вычитания и входу 19 сложения до- фф полнительного реверсивного счетчика 20,который логическими выходами подключенк управляющему дещифратору 21, выходами по числу м подключенному к бло,ку 22 согласования. Кроме того, эти же выходы подключены к дешифратору 3 несдвигаемых последовательностей, выход которого подключен к коммутатору 22. 26 4К коммутатору 22 также подключенылогические выходы по числу м дополнительного счетчика 23, соединенные такжес входами дешифратора 5 несдвигаемыхимпульсов,Устройство работает следующим образом,Первоначально счетчики 2, 10, 20и 23 и триггер 15 устанавливаются висходное состояние. Исходным состояни-ем для счетчика 23 является такое, прикотором один иэ его выходов разрешаетподачу импульса в первую фазу. Припоступлении импульсов с генератора 1импульсов на тактовый счетчик 2 еготриггеры изменяют свои состояния, в.соответствии с котовыми двоичные кодыпоступают на дешифратор 3. Генератор 1работает с частотой м 2" 1,ф ( Е - частота переключения тиристоров).После заполнения счетчика 2 на еговыходе 4 появляется импульс, который,поступая на дешифратор 5 несдвигаемыхпоследовательностей, появляется на первом его выходе, по которому следует натиристоры первой фазы, При предлагаемом построении устройства дешифратор5 значительно упрощен, так как в немсодержатся лишыч элементов И, к однимвходам которых подключены соответствующие выходы счетчика 23 и выходсчетчика 2.После второго заполнения счетчика 2сигнал по выходу 4 проходит на его второй выход, поступая во вторую фазу ипосле м -го заполнения номера на Я-омвыходе. Последующие его заполненияприводят к повторению последовательности подачи несдвигаемых импульсов в фазы преобразователя.После поступления с блока 14 управления одного сигнала по входу 12 сложения информационного блока 9 на имеющийсяв нем реверсивный счетчик, 10 триггерыего занимают. первое состояние, Сигнал,поступающий на вход 12 сложения, одновременно через триггер 15 поступает наодин вход элемента 17 И. Учитывая, чтодополнительный реверсивный счетчик 20находится в исходном состоянии, котороеоцределяет собой разрешение регулированияв первой зоне, с первого выхода управляющего дешифратора 21 разрешающий сигнал поступает на коммутатор 22 согласования и на дешифратор 3 сдвигаемых последовательностей, Этот сигнал позволяет выделять в дешифраторе 3 коды, поступающие со счетчика 2, соответствующие первой зоне регулирования. При сов0 0 0 0 0 0 0 0 0 0 0 О 0 О О О О 0 0 О 0 0 0 О 0 10 0 0 0 0 0 13 0 О 5 9706 падении состояний счетчика 2 с состояниями счетчика 10 на выходе дешифратора 3 появпяется импульс, который, поступая на блок 22 согласования, проходит в первую фазу преобразователя со смещением во времени относительно импульса, прошедшего по первому входу дешифратора 5, на величину шага дискретизации периода переключения тиристоров. Одновременно изменяется состояние дополни тельного счетчика 23, тем самым сигналом на его выходе разрешая подачу импульсов с дешифратора 5 и коммутатора 22 во вторую фазу (во второй канал управления). 15По мере последующих заполнений счетчика 2 происходит изменение состояний счетчика 23 и, соответственно, поочередная подача импульсов в фазы преобразователя (в канады управления). После щ подачи импульсов в м-ую фазу происхо-, дит сброс счетчика 23 в исходное состояние и последующее повторение циклов 26 4подачи импульсов в фазы преобразователясо смещением во времени на величинуф т. При достижении коэффициентом заполнения предельного значения зоны регулирования, что происходит при подаче Д импульсов управления с блока 14 управления по входу 12 сложения на реверсивный счетчик 10 информационного блока 9, с выхода 11 счетчика 10 сигнал поступает на другой вход элемента 17 И, через который далее следует на вход 18 сложении дополнительного реверсивного счетчика 20. Этот счетчик изменяет свое состояние, изменяя двоичный код, подаваемый на дешифратор 21 управления. В данном случае на втором выходе дешифратора 21 управления информационного блока 9 появляется управляющий сигнал, который поступает на блок 22 согласования и дешифратор 3, выделяя признак второй зоны регулирования.17 .9706Таким признаком является появление единицы в третьем разряде, т,е. младшие разряды во второй, как и в последующих зонах, повторяют свои состояния (см. таблицу). В известном техническом решении матрица каждого дешифратора набирается на все состояния младших разрядов, являющиеся общими для всех эон. В дешифратор 3 дополнительно к первой зоне вводится лишь по одному 6 характерному признаку с каждой зоны регулирования. Этот признак вводится по входам, подключенным к выходам уп равляюшего дешифратора 21, Такое подключение дает возможность обеспечить 1 регулирование в пределах одной зоны, (при подаче одного признака), а подачу импульсов управления в.пределах зоны регулирования в другие фазы со смешением во времени на 1/м Т обеспечива- О ет введение дополнительного счетчика 23, заполнение которого происходит на каждой позиции регулирования при подаче сигнала в м -ую фазу5Таким образом, введение дополнительного счетчика, входом связанного с выходом тактового .счетчика, а выходамис дешифратором несдвигаемых последовательностей и блоком согласования, и под- зо ключение входов дешифратора сдвигйемых последовательностей к выходам управляющего дешифратора информационного блока 9 позволяет исключить иэ устройства (м -1) дешифраторов сдвигаемых после 35 довательностей и упростить дешифратор несдвигаемых последовательностей.формула изобретенияУстройство для цифрового управления И -фазным преобразователем, включающим главные и коммутирующие тиристоры, содержащее, задающий генератор, подключенный к входу тактового счетчи-ка, логические выходы которого соединены с логическими входами дешифратора сдвигаемых последовательностей импульсов, к информационным входам которого 26 8подключены информационные выходы первого реверсивного счетчика, выходы дешифратора сдвигаемых последовательностей импульсов подключены к информационным входам коммутатора, выходы которого предназначены для подключения к комму- тирующим тиристорам, входы первого реверсивного счетчика соединены с блоком управления, один из выходов первого реверсивного счетчика подключен к одним входам элементов И, другие входы которых подключены к соответствующим раздельным выходам триггера знака, два раздельных входа триггера знака соединены соответственно с входами первого реверсивного счетчика, выход первого элемента И подключен к суммирующему входу второго реверсивного счетчика, выход второго элемента И подключен к вычитающему входу второго реверсивного счетчика, информационные выходы которого соединены с входами управляющего дешифратора, управляющие выходы которого по числу фаз подключены к управляющим. входам коммутатора, логический выход старшего разряда тактового счетчика подключен к входу дешифратора несдвигаемыхпоследовательностей импульсов, выходы которого предназначены для подключения к главным тиристорам, о т л и ч а ю ш е е с я тем, что, с целью упрощения и повышения надежности, оно снабжено дополнительным счетчиком с м выходами и разрядностью и удовлетворяющей условию 1 т, м, причем счетный вход дополнительного счетчика соединен с выходом старшего разряда тактового счетчика, выходы - с управляющими входами коммутатора и дешифратором несдвигаемых последовательностей, а а управляющие выходы управляющего дешифратора подключены к входам дешифратора сдвигаемых последовательностей.Источники информации,принятые во внимание при кэкспертизе 1. Авторское свидетельство СССР424290, кл, Н 02 Р 13/16, 1971. 2. Авторское, свидетельство СССР695473, кл. Н 02 Р 13/16, 1977.дписн ССС Тираж 7 ИПИ Государственн по делам иэобрете 35, Москва, Ж1 П го комитет ннй н откр