Дешифратор импульсных последовательностей

О П И С А Н И Е 386394ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Сааетских Социалистикеских Республик. Кл. б 06 5/00 ем заявкиприсоедине Номитет по делам изобретений и открытий при Совете Министров СССР. Тыдма аявите ДЕШИФРАТОР ИМПУЛЬСНЬ ПОСЛ ЕДОВАТЕЛ ЬНОСТЕИ т вь образом. ьсной поссчетчик 8 ия предыоткрыт посборки б ющим импул уппы) кончан рета 9схемы омехоустоич сных послед Это позволяет повысить п вость дешифрирования импуль вательностей. Схема устройства изображен Устройство содержит элемент Ча ВРСМЯ Т 1=Тимут, ЭЛЕМЕПТ ЗаДЕР МЯ т = - Т( кики(к, СХЕМУ Сов паДЕ сборки 4, элемент запрета б, сх диодную матрицу 7, счетчик 8, ертеже. ржки 1 на вресхему орки б, нт заа назаджкп 2 ния 3 ему с элем Изобрстсние относится к области автоматики и телеметрических измерений и предназначено для выделения заданного импульса из, кодовой последовательности импульсов, имеющих заданную скважность.Известны дешифраторы кодовых импульсных последовательностей, выполненные на элементах задержки (выполняющих в том числе функции распределителя) и схемах совпадения,Предложенное устройство отличается тем, что выходы диодной матрицы через первую схему сборки соединены с прямым входом второго элемента запрета, выход которого соединен со входом второй схемы сборки, выходы элементов задержки соединены с управляющими входами диодной матрицы, выход схемы совпадения соединен со входом второй схемы сборки, выход которой соединен со сбросовым входом счетчика,прета 9, элемент задержки 10, вхход 12.Устройство работает следуПеред приходом очереднойледовательности (кодовой грустановлен в О сигналом одущей группы, элемент заппрямому входу, на выходесигнал отсутствует. При поступлении на вход 11 кодовой группы происходят следующие операции: импульсы кодовой последовательности проходят через элемент запрета 9 в счетчик 8 и записы вают в нем задними фронтами число прошедших импульсов. В то же время схема совпадения 3 сравнивает прямую последовательность импульсов с задержанной на т 1= тимп.Если импульсы по длительности не превыша- О ют заданной и следуют со скважностью, неменьшей заданной, то на выходе схемы совпадения 3 сигнал не возникает. Элемент запрета б сравнивает обратную последовательность с последовательностью, задержанной на 5 величину, равную периоду следования импульсов, причем для дешифровки неравномерного кода, по мере записи числа импульсов счетчик 8 переключает строчки диодной мат рицы 7, подключенные к схеме сборки б и О элементам задержки 2 и 10, изменяя тем са386394 Составител гнату ен тор Б. Нанки Техред Л, Богданова Корректоры: Е. Сапунова и М Леизерман Заказ 2702/4 ЦНИИПИ Комитета Изд.1660 Тираж 647 Подписиоо делам изобретений и открытий при Совете Министров ССС Москва, Ж-З 5, Раушская наб., д. 4/5 ипография, пр. Сапунов мым по заданной программе длительность задержки сравниваемой последовательности при соблюдении правильности кода, сигнал на выходе элемента запрета 5 появится после прохождения последнего импульса кода, задержанного на тскваж . Если количество импульсов равно или превышает а, то при появлении п-го,импульса на выходе диодной матрицы 7 появится сигнал о прохождении искомой кодовой группы. Этот же сигнал, поданный на запрещающий вход элемента запрета 9, прекратит подачу дальнейших импульсов в счетчик, что исключает возможность появления ложных сигналов при количестве,импульсов, равном 2 п, Зп и т. д.При наличии помехи или несоответствии временного расположения импульсов на выходах схемы совпадения 3 и элемента запрета 5 появляются сигналы, которые через схему сборки 4 устанавливают счетчик 8 в исходное положение, что предотвращает накопление случайных импульсов и ложное срабатывание схемы, В результате до прихода кодовой группы и по ее окончании счетчик 8 находится в исходном состоянии и дешифратор готов к работе. Предмет изобретения Дешифратор импульсных последовательностей, содержащий счетчик, выходы которого 5 соединены со входами диодной матрицы, последовательно включенные элементы задерж.ки, вход первого из которых соединен со входом устройства, соединенным со входом схемы совпадения, с прямым входом первого 10 элемента запрета и с запрещающим входомвторого элемента запрета, второй вход схемы совпадения соединен с выходом первого элемента задержки, запреща 1 ощий вход первого элемента запрета соединен с выходом диод ной матрицы, а выход - со входом счетчика,и две схемы сборки, отличающийся тем, что, с целью повышения помехоустойчивости, выходы диодной матрицы через первую схему сборки соединены с прямым входомвторого 20 элемента запрета, выход которого соединенсо входом второй схемы сборки, выходы элементов задержки соединены с управляющими входами диодной матрицы, выход схемы совпадения соединен со входом второй схемы 25 сборки, выход которой соединен со сбросовымвходом счетчика.