Адаптивное резервированное устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихреспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 04.01.81 (21) 3230496/18-24 Р 11 М К з С 06 Р 11/20 Н 05 К 10/00 с присоединением заявки М -Государственный комитет СССР но делам нзо 8 ретеннй н открытнй(54 ТИВНО я 15 утробло- соедиля повыходов оргайа и ,руеиюх к Кроме то Изобретение относится к вычислительной технике и может быть использовано в резервированных системах управления,.а также в адаптивных резервированных устройствах повышенной надежности .Известно устройство для контрол оперативной памяти, содержащее схему свертки по модулю два, регистр данных памяти с триггерами контрольных разрядов, блок сравнения, свертку йо модулю, блок преобразования контрольных разрядов.1,11.Однако в данном устройстве недостаточно полно используются возможности контроля по модулю и контроля сравнением, в частности не оперативно выявляются.,ошибки любой кратности, которые могут. возникнуть в информации, считываемой с блока оперативной памяти (например, контроль по модулю два не выявляет ошибкикратности двум) .Известна также система обработки данных с утроенными блоками, содер жащая Утроенные блоки обработки данных, соединенные при помощи енных. стандартных соединений с ками ЗУ. К каждому утроенному нению блока системы для контро Тока информации подключен компаратор с мажоритарным органом так, чтоон в каждый момент оценивает данные,полученные по двум стандартным соединениям 123.Недостатком системы является потеря работоспособности при наличиимногократных ошибок в потоках информации двух блоков памяти, так каккомпараторы не позволяют оперативноопределять исправный третий блок приналичии двух отказавших, что снижает надежность данной системы,Наиболее близким по техническойсущности к предлагаемому являетсяадаптивное резервированное устройство, содержащее многоразрядные схемы сравнения, одни входы, которыхсоединены с выходами восстанавливающего органа, а другие - с выходамисоответствующих резервируемых каналов, блоки. адаптации, информационные входы которых соединены с соответствующими выходами резервируемыхканалов, управляющие входы - с выходами схем сравнения, а информационныес входами восстанавливающегоиндикаторы отказов резервианалов (триггеры отказов).го, оно содержит триггер и962959 3Ъвыходной элемент ИЛИ, входы которо го соеди 1 ены с сигнальными выходами блоков адаптации, а выход -со счетным входом триггера, нулевой выход которого соединен с первым, а единичный выход - с вторыми сигнальными входами блоков адаптации, каждый иэ которых содержит четыре элемента И, триггеры имитации "О" и "1 ф, элемент ИЛИ-НЕ н элемент ИЛИ, выход которого соединен с информационным выходом блока адаптации, один вход - с выходом четвертого элемента И, первыйвход которого соединен с информационным входом блока адаптации, а второй - с нулевым выходом триггераимитации "О", единичный вход триггера имитации "1" соединен с выходом второго элемента И, первый входкоторого соединен с первым сигнальным входом блока адаптации, а единичный вход триггера имитации "Офсоединен с выходом третьего элемента И, первый вход которого соединен с вторым сигнальным входом блока адаптации, а вторые входр второго и третьего элементов И соединены с выходом первого элемента И и сигнальным выходом блока адаптации, причем первый вход первого элемента И соединен с первым сигнальным входом блокаадаптации, второй вход - с входоминдикатора отказа и выходомэлемента ИЛИ-НЕ, один вход ко.торого соединен с единичным выходом триггера имитации "1" и с вторымвходом элемента ИЛИ, а второй входс единичным выходом триггера имитации О"3) .Недостатком устройства являетсято, что оно не.обеспечивает оперативный контроль многоразрядной информации при отказах различной кратностив двух каналах, а, следовательно,и перестройку на оставшийся исправный третий канал, что снижает эффективность системы и ее надежность.Цель изобретения - повышение надежности устройства,Поставленная цель достигаетсятем, что адаптивное резервированноеустройство, содержащее в каждом канале многоразрядный блок сравнения,входи которого подключены к информационным выходам резервируемых узловодноименного и последующего каналов,блок контроля по модулю два, подсое-.диненный входом к контрольному выходу резервируемого узла данного канала, и блок адаптации, каждый из которых содержит дешифратор кода управления, подключенный выходами к управляющим выходам канала, три элемента И, первый элемент ЙЛИ и индикаторы отказов, в каждом канале содержит второй элемент ИЛИ, а в каждом блоке адаптации - триггер Фиксации прерывания, элемент 2 И-ИЛИ,5 10 15 20 25 30 35 ао а 5 50 55 йервыя и второй мажоритарные элементы, элемент И-НЕ, элемент НЕ ичетыре элемента ИЛИ, причем в блокеадаптации кадого канала первые ивторые входы первого элемента И подключены к выходам вторых элементовИЛИ первого. и третьего каналов, первые и вторые входы второго элементаИ - к выходам вторых элементов ИЛИвторого и первого каналов, а первыеи вторые входы, третьего элементаИ - к выходам вторых элементов ИЛИтретьего и второго каналов, третьивходы первого, второго и третьегоэлементов И подсоединены к выходупервого элемента ИЛИ, первый входкоторого подключен к входу элементаНЕ и к выходу элемента И-НЕ, входыкоторого соединены с выходами вторых элементов ИЛИ всех каналов, выход элемента НЕ соединен с первымвходом элемента 2 И-ИЛИ, а второйвход первого элемента ЙЛИ подключенк инверсному выходу второго мажоритарного элемента и к второму и третьему входам элемента 2 И-ИЛИ, выходыпервого, второго и третьего элементов И подключены к первым входам третьего, четвертого и пятого соответственно элементов ИЛИ и к входам шестого элемента ИЛИ, выход которого соединен с четвертым входом элемента 2 И-ИЛИ, второй вход третьего элемента ИЛИ подключен к выходу блока контроля по модулю два первого канала, .вторые входы четвертого и пятого элементов ИЛИ - к выходам блоков ,контроля по модулю два второго и третьего каналов соответственно, выходы трех блоков контроля по модулю два подключены к входам второго мажоритарного элемента блока адаптации данного канала, в котором выходы третьего, четвертого и пятого элементов ИЛИ подключены к входам соответствующих индикаторов отказов, выходы которых соединены с входами дешифратора кодов управления и с входами первого мажоритарного элемента; выход которого соединен с пятым входом элемента 2 И-ИЛИ, подключенного выходом к входу триггера Фиксации прерывания, выход которого соединен с прерывающим выходом канала, причем входы второго элемента ИЛИ каждого канала подключены к выходам многоразрядного блока сравнения данного каналаНа чертеже представлена схема устройства.Предлагаемое устройство содержит резервируеьый узел 1, блок 2 контроля по модулю два, многоразрядный блок 3 сравнения, второй элемент 4 ИЛИ, блок 5 адаптации, индикаторы б -6 отказов, триггер 7 фиксации прерывания, элементы 8 -8 ИЛИ, элемент 9 2 И-ЙЛИ, первый 10 и второй .11 мажоритарные элементы, дешифратор 12Устройство работает следующим образом.В исходном положении триггер 7и индикаторы 6 -б 1 находятся в нулевом состоянии, в узле 1 отсутствуютнеисправности и поэтому по всем разрядам на входах блоков 3 выполняетсясравнение информации, на входах межканального. сравнения и кодового контроля блока 5 устанавливаются нулевые1 сигналы от элементов 4 ИЛИ и от блоков 2, На прерывающем выходе 17 отсутствует сигнал прерывания вычисЛительного процесса, а на выходах-18 - код, соответствующий мажоритарному режиму приема информации помагистрали 16,В процессе длительного Функционирования в узлах 1 возникают неисправности, которые приводят к появлениюошибок различной кратности в информационной магистрали 16,Первая неисправность, которая. возникает, например,в узле 1 первого канала, обнаруживается блоком 2,выявляющим появление в информацииошибок, не кратных двум. Эти же ошибки, но любой кратности, всегда обнаужат блоки 3.Принцип обнаружения и фиксацииошибок следующий. Пусть, например,в информации узла 1 первого каналаимеются ошибки в нулевом, первом ивтором разрядах. Тогда в результатепоразрядного сравнения информациисвоего и последующего каналов на входах межканального сравнения блоков 5присутствует код 101, соответствующийкоду на выходах элементов 4 ИЗБ первого, второго и третьего каналов.Указанный код 101 поступает на.входы элементов 14 И-НЕ и 13 И. Приэтом разрешающий сигнал ф 1" на входеэлемента НЕ 15 не изменяет своего со.стояния и на выходе элемента И 13,появляется сигнал "1", который, пройдя через элемент 8 л ИЛИ, устанавливает индикатор б в единичное состояние, что соответствует отказавшемуузлу 1 первого канала. Данную ошибкузафиксирует блок 2. На входы кодового контроля блока 5 поступает код100 с "1" по первому отказавшемуузлу, который, пройдя через элемент8 ИЛИ, подтверждает единичное состояние индикатора 6 . Остальные элементы остаются в исходном состоянии.Аналогично может быть зафиксирован первый отказ по узлу 1 любого канала.В случаях возникновения отказа,по любому узлу 1 на магистралях 16 Таким образом, блок 5 в даннойотказовой ситуации определяет 415 отказавшие узлы 1 и устанавливает вединичное состояние соответствующиеиндикаторы б, едкничные сигналы с выходов которых поступают на входы дешифратора 12 и на выходе 18 появля ется код перестройки мажоритарныхэлементов внешнего устройства на работу от исправного узла 1 третьегоканала.Вариант Ц. В узлах 1 первого ивторого каналов возникают ошибки четной кратности, отказавшие разрядынакладываются друг .на друга и имеется полное соответствие отказавшихразрядов между узлами 1 каналов,На вторых входах блока 5 присутфо ствует код 011, который расшифровывается элементами 13 И и устанавливаетв единичное состояние индикатор бз,что ложно указывает на неисправностьузла 1 третьего канала. Однако с еди- Ы ,ничного выхода индикатора б, ранее кодов управления, элементы 13 -13. И,элемент 14 И-НЕ, элемент 15 НЕ, информационные магистрали 16, прерывающие выходы 17, управляющие выходы18 и элементы 19 и 20 ИЛИ. отказавших каналов могут быть различные комбинации ошибок в разрядах.Схема блока 5 позволяет в зависимости от комбинации ошибок приниматьсоответствующие решения по их парированию.Все комбинации ошибок в информации узлов 1 двух каналов можно классифицировать по признакам кратностиошибок в узлах 1 каналов и взаимно 10 му расположению ошибок между разрядами узлов 1 каналов,Рассмотрим работу устройства длянекоторых типичных отказовых ситуаций.15 Вариант 1. В узлах 1 первого, азатем второго каналов возникают ошибки нечетной кратности, отказавшие,разряды в узлах 1 накладываютсядруг на друга, но полного соответст 2 О вия отказавших разрядов нет.При этом на входах межканальногосравнения блока 5 присутствует код111, соответствующий коду на выходах элементов 4 ИЛИ каналовДанный5 код в блоке 5 поступает на вход элемента 14 И-НЕ и нулевым сигналом навыходе элемента 19 ИЛИ запрещает прохождение этого кода на запись в индикаторы 6 -6 .На входах кодового контроля блока5 появляется код 110, сформированный .блоком 2, который, пройдя через элементы 8 8 и 8 ЙЛИ, устанавливаетв единичное состояние индикатор 6 иподтверждает единичное состояние йн 35 дикатора бОдновременно указанный код поступает на входы элемента 11 и устанавливает на его выходе нулевой сигнал,который закрывает элемент 9 2 И-ИЛИ и40 запрещает запись в единичное состояние триггера 7.установленного в единичное состоя/ ние, и индикатора б на вход элемента 10 поступает код 101, который Ф омирует на выходе этого элементаКод 1 появляется на выходе элемента 8по сигналу с выхода элемен та 139 И. Отсутствие кода неисправ-ности узлов 1 первого и второго каналов от блоков 2 приводит к тому, что на выходе элемента 11 появляется сигнал "1". При этом срабатывает 10 элемент 2 И-ИЛИ и триггер 7 устанавливается в единичное состояние, а на выходе 17 появляется сигналпрерывания вычислительного процесса.Таким образом, при появлении информации узлов 1 каналов ошибок четной кратности, которые не выявляются блоком 2, устройство оперативно Формирует сигнал и ошибочная информация не воспринимается. Дальнейший поиск исправного узла 1 осуществляется программно.Вариант гн . В узлах 1 первого и второго каналов возникает ошибка нечетной кратности, отказавшие разряды накладываются друг на друга и имеется полное соответствие отказавших разрядов между узлами 1 каналов.На входах кодового контроля блока 5 присутствует код 110, который поступает на входы элемента 11. На З 0 выходе этого элемента формируется нулевой сигнал, который через элемент 19 ИЛИ запрещает прохождение кода 011 с входов блока 5 через элемент 13 И. В то же время код 110 35 проходит через элементы 8., -8 З ИЛИ и устанавливает в единичное состояние индикатор б, а также подтверждает единичное. состояние индикатора б, Лальнейшая работа устройства40 айалогична варианту 1.следовательно, появление ошибок нечетной кратности в узлах 1 каналов аппаратно определяется устройством, при этом оперативно формиру ется код управления мажоритарными элементами без прерывания вычислите .льного процесса.ЭФФективность устройства повышается, если вместо кодового контроля по модулю два в блокебудет использован другой, более эффективный контроль по модулю например, контроль по модулю 3,5,7 или числовой контроль по модулю 15.Предлагаемое устройство повьзаает надежность путем оперативного определения момента возникновения ошибок в информации и принятия соответствующего решения по парирующему воздействию. кроме этого, устрой ство обеспечивает работоспособность адаптивной резервированной системы при возникновении оШибок любой кратности, когда аппаратный контроль по модулю два н контроль межканалг ным 65 сравнением, каждый в отдельности,неспособен оперативно выявить ошибкуи определить оставшийся исправныйканал. Все это повышает достоверность информации в системе контроляадаптивного резервированного устройства,Формула изобретенияАдаптивное резервированное устройство, содержащее в каждом канале многоразрядный блок сравнения, входы которого подключены к информационным выходам резервируемых узлов одноименного и последующего каналов, блок кон троля по модулю два, подсоединенный входом к контрольному выходу резервируемого узла данного канала, и блок адаптации, каждый из которых содержит дешифратор кода управления,под ключенный выходами к управляющим выходам канала, три элемента И, первый элемент ИЛИ и индикаторы отказов о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в каждый канал введен второй элемент ИЛИ, а в каждый блок адаптации триггер Фиксациипрерывания, элементы 2 И-ИЛИ, первый и второй мажоритар" ные элементы, элемент И-НЕ, элемент НЕ и четыре элемента ИЛИ, причем в блоке адаптации каждого канала первые и вторые входы первого элемента И подключены к выходам вторых элементов ИЛИ первого и третьего каналов, первые и вторые входы второго элемента И - к выходам вторых элементов ИЛИ второго и первого каналов, а первые и вторые входы третьего элемента И - к вмходам вторых элементов ИЛИ третьего и второго каналов, третьи входы первого, второго и третьего элементов И подсоединены к выходу первого элемента ИЛИ, первый вход которого подключен к входу элемента НЕ и к выходу элемента И-НЕ, входы которого соединены с выходами вторых элементов ИЛИ всех каналов, выход элемента НЕ соединен с первым входом элемента 2 И-ИЛИ, а второй вход первого элемента ИЛИ подключен к инверсному выходу второго мажоритарного элемента и к второму и третьему входам элемента 2 И-ИЛИ, выходы первого, второго и третьего элементов И подключены к первым входам третьего, четвертого и пятого соответственно элементов ИЛИ и к входам шестого элемента ИЛИ, выход которого соедичен с четвертым входом элемента 2 И-ИЛИ, вторОй вход третьего элемента ИЛИ подключен к выходу блока контроля по модулю два первого канала, вторые входы четвертого и пятого элементов ИЛИ - к выходам блоков контроля по модулю два второго и третьего кана962959 10 ВНИИПИ Заказ 7515/70 Тираж 731 Подпи илиал ППП "Патент", г. ужгород, ул. Проектн лов соответственно, выходы трех блоков контроля по модулю два подключены к, входам второго мажоритарногоэлемента блока адаптации данного канала, в котором выходы третьего,четвертого и пятого элементов ИЛИ 5подключены к входам соответствующихиндикаторов отказов, выходы которыхсоединены с входами дешифратора кодов управления и с входами первогомажоритарного элемента, выход котороОго соединен с пятым входом элемента2 И-ИЛИ, подключенного выходам к входу триггера фиксации прерывания,выход которого соединен с прерываю:щим выходом канала, причем входы второго элемента ИЛИ каждого канала подключены к выходам многоразрядногоблока сравнения данного канала. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 333559, кл.С 06 Г 11/20, 1970.2. Патент Франции М 2163284кл.С 06 Е 11/20, опублик. 1973.3. Авторское свидетельство СССРМ 496560, кл.С 06 Р 11/20, 1973,