Устройство для сравнения чисел

Союз СоветскиаСоциалистическихРеспублик и 11951295 ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 29,10,80 (21) 2998914/18 - 24 с присоединением заявки Эй(23) Приоритет Ъаударатеанаыа кемнтет СССР пв аяам азеаретенай н открытий(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ 1Изобретение относится к автоматике и вычислительной технике и может быть испольэова.но также в областях техники средств связи .врадиолокации с цифровой обработкой сигнзлов.Известно устройство для сравнения чисел,содержащее регистры элемента И, ИЛИ, НЕ 1.Недостатком этого устройства является низкое быстродействие.Наиболее близким к предложенному техни.ческому решению является устройство, содержа 1 Ощее элементы И, ИЛИ, регистрыИЗ,Это устройство позволяет выделить максимальное или минимзльное число, но не позволяет определять номера канала, по которому это число прошло. Кроме того, во многих случаях при наличии помех необходимо иметь повышенную достоверность определения каналов с максимальным числом. ИЦель изобретения - повышение достоверное.ти определения экстремального числа.1 ель лостнгается тем, что в устройстве для 1сравнения чисел, содержащем и узлов анализа,2коммутатор, элементы ИЛИ,.причем выход результата каждого 1-го узла анализа соединен с .ым входом первого элемента ИЛИ, где 1=1, 2 и, выход которого подключен к входу блокировки коммутатора, входная шина каждого , 1-го числа соединена с информационным входом 1-го узла анализа, вход начальной установки устройства соединен с первым управляющимвходом коммутатора и с первым управляющим входом каждого узла анализа, выход предварительного разделения каждого -го узла. анализа подключен к -ому входу второго элемента ИЛИ, выход которого соединен с вторым управлявяцим входом коммутатора, вход задания режима устройства подключен к второму управляющему входу каждого узла анализа, первый, второй и третий выходы синхронизации коммутатора подключены к первому, второму и третьему входзм синхронизации соответствен. но каждого узла анализа, выходы поразрядного анализа первого и второго уровней каждого -го узла анализа соединены с -ими информационными входзми первой и второй групп соответственно коммутатора, выход переноса первого уровня3 95129 каждого .го узла анализа подключен к -ому входу переносовпервой группы входов 1, 2, :-1, 1+1, п.го узлов анализа, выход .переноса второго уровня каждого .го узла анализа соединен с 1-ым входом переносов второй группы входов 1, 2 ., 1-1, М,п.го узлов анализа, первый и второй выходы управления коммутатора подключены к третьему и четвертому управляющим входам узлов анализа. 10Кроме того, в нем каждый узел анализа состойт из сумматора по вел 2 дешифраторов, счетчика, триггеров, элементов И, узла коммутации, причем информационный вход узласоедйнен с первым входом сумматора по 1% 1.вод 2, выход которого подключен к выходу поразрядного анализа узла и к первому входу первого элемента И, выход которого соединен с информационным входом первого триггера, прямой выход которого подключен ко второму 20 входу первого элемента И и к выходу переносов первого уроЬня узла анализа, инверсный - к первому входу первого дешифратора, выход которого соединен с выходом предварительного разделения узла и с информационным входом 25 счетчикавыходы которого соединены с входами узла коммутации, выход которого подключен к выходу поразрядного анализа второго уровня узЛа и первому входу второго элемента И, выход которого соединен с первым вхо- зо дом второго элемента И, выход которого под. ключен к информационному входу второго триггера, прямой выход которого соединен с вторым входом второго элемента И и с выходом переноса второго уровня узла анализа, а инверсный - с первым входом второго дешифратора, выход которого подключен к выходу результата узла анализа, первый и второй входы синхронизации узла соединены с входами синхронизации первого и второго триггеров соответственно, первый управляющий вход узла анализа подключен ко входу установки в нулевое состояние первого триггера, третий вход синхронизации узла анализа соединен с управлявшим входом узла коммутации, первый и второй управляющие входы узла подключены к входам установки в нулевое состояние второго триггера и счетчика соответственно,Причем, коммутатор состоит из элементов И, ИЛИ, триггеров, формирователей импульсов, счетчика, при этом первый вход управлении коммутатора соединен с информационным вхо дом счетчика, вьгход переноса которого под. ключен к первому входу первого формирова. теля импульсов, выход которого соединен5 с первым управляющим выходом коммутатора, и с входом второго формирователя импульсов, выход которого подключен к входу установки в единичное состояние первого триггера, пря 5 4мой выход которого соединен с первым вхо.дом первого элемента И и с входом третьегоформирователя, выход которого подключенк второму управляющему входу коммутатора,информационные входы первой и второй группкоммутатора соединены с входами первого ивторого элементов ИЛИ соответственно, выходпервого элемента ИЛИ подключен к первомувходу второго элемента И, выход которогосоединен с первым выходом синхронизациикоммутатора, первый выход генератора такто.вых сигналов подключен к второму выходукоммутатора, второй выход генератора такто.вых сигналов соединен с вторым входом второго элемента И и с вторым входом первогоэлемента И, выход второго элемента ИЛИ под.ключен к третьему входу первого элемента И;вход блокировки коммутатора соединен свходом установки в нулевое состояние второго триггера, второй вход управления коммутатора подключен к второму входу нервсгоформирователя импульсов и к входу установки в нулевое состояние второго триггера,прямой выход которого соединен с третьимвходом второго элемента И, выход третьегоформирователя и первого элемента И подключены соответственно к первому и второмууправляющим входам коммутатора,На чертеже приведена блок - схема устройства,Устройство содержит и узлов анализа 11 1 и, каждый из которых состоит изэлемента И 2, триггера 3, дешифратора 4, сум.матора 5 по вод 2, сче 1 чика б, узла коммутации 7, элемента И 8, триггера 9, дешифра.тора 10, элемента ИЛИ 11, коммутатор 12,состоящий из генератора тактовых сигналов13, элементов И 14 и 15 триггера 1 б, счетчика 17, формирователя импульсов 18 и 19,триггера 20, формирователя импульсов 21,элемента ИЛИ 22 вход начальной установки23, вход опроса 24.На вход сумматора по модулю два 5каждого узла анализа,1 поступают сравниваемыечисла в последовательном коде старшими разрядами вперед и через элемент И 2 попадаютна Р-вход триггеров. В момент прихода наР-вход синхронизации триггера импульса изкоммутатора 12 происходит запись значенияэтого разряда в триггер, Если данный разрядимеет значение О, то обратной связью с выхода триггера на схему совпадения запрещаетсядальнейшее изменение, информации на выходеэтого О.триггера, По мере появления "нулей"в разрядах, остальных каналов информацииотключается от все большее количество триггеров 5, пока не останется один, не сработавший триггер. В дешифраторе 4 этого узла анализа вырабатывается сигнал, говорящий о5 брый через элемент ИЛИ 11 поступает на второй вход триггера 20, после чего прекращается поступление импульсов на входы синхроннза. ции тритеров. Они сохраняют свое состояние до прихода очередного импульса. Из задйего фронта выходного импульса триггера 20 форми руется импульс, устанавливающий счетчики 5 в "нулевое" состояние, Одновременно выходы . дешифратора 10 являются выходами устройства, которые дают правдоподобную оценку но. мера канала, содержащего максимальное отно шение сигнал/помеха. На вход сумматоров по модулю два поступает команда в виде 0 или 1 в результате чего появляется возможность выбирать или максимальное, или минимальное из поступающих чисел.Если во всех сравниваемых числах в одноми н том же разряде появляется ноль, в первои или во второй ступенях сравнения, то на выходе элемента ИЛИ 22 или 23, входьг кото. рых подключены к выходам полусумматоров и узлов коммутации 7 соответственно фор. мируется сигнал запрета, который поступает на вход элемента И 14 или 15, что предотвра. щает одновременное срабатывание триггеров, 1Описанное устройство в отличие от прототи. па позволяет определить номер канала с экстремальным числом при небольшом соотношении сигнал/помеха на входе. Формула изобретения 1. Устройство для сравнения чисел, содержащее и узлов анализа, коммутатор, элементы ИЛИ, причем выход результата каждого 1.го узла анализа соединен с -м входом первого элемента ИЛИ, где= 1, 2, и, выход которого подключен к входу блокировки коммутатора, входная шина каждого -го числа соединена с информационным входом -го узла анализа, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности выделе. ния экстремальных чисел, в нем вход началь. ной установки устройства соединен с первым управляющим входом коммутатора и с пер. вым управляющим входом каждого узла ана. лиза, выход предварительного разделения каж. дого 1-го узла анализа подключен к 1-му входу второго элемента ИЛИ, выход которого соединен с вторым управляющим входом коммута. тора, вход задания режима устройства подклю. чен к второму управляющему входу каждого узла анализа, первый, второй и третий выходы синхронизации коммутатора подключены к первому, второму и третьему входам синхрониза. ции соответственно каждого узла анализа, выходы поразрядного анализа первого и второго уровней каждого -го узда анализа соединены 5 95129наличии в этом канале максимального числа,Как только появляется такой сигнал на выходедешифратора 4, он проходит через элементИЛИ 22 на один из входов триггера 16 коммутатора 12, При. этом сигнал с выхода противоноложного плеча этого триггера закрываетэлемент И 14 и тактовые импульсы перестаютпоступать на входы синхронизации триггеров.Таким образом, состояние этих триггеров неменяется до прихода импульса к входу начальной установки 23, который возвращает их в"нулевое" состояние,Когда на коммутатор 2 приходит импульс;к входу опроса 24, он попадает на другой входтриггера 16, при этом на элемент И 14 приходит сигнал разрешения, и тактовые импульсыначинают поступать на триггеры. Таким образом, повторяются циклы определения каналас экстремальным числом.В тех случаях, когда описанное устройство 20должно определить канал с максимальнымчислом, получающимся в результате фильтрациисигнала из шума, однократно принятое решениебудет не достоверно, Поэтому дальше производится усреднение принятых решений за оп. 25ределенный промежуток времени, для чего вкаждом из каналов рассматриваемого устройства после дешифраторов 4 включены счетчики,которые подсчитывают количество принятыхканалов, 30Полученные за время накопления в счетчиках числа с помощью узлов коммутации 7поступают на вход элементов И 8 и далее натриггеры 9, за которыми включены дешифрато-З 5ры 10, Выходы этих дешифраторов через вто.рой элемент ИЛИ 11 соединены с вторымвходом триггера 16, Выходы дешифраторов 10являются выходами устройства, по которымопределяется номер канала, содержащего мак.симальное число.Накопленные в счетчиках 6 числа начинаютсравниваться после того, как в результате совпападения выходного сигнала .счетчика 17 .и импульса с выхода элемент ИЛИ 22 формнровате ли 18 и 19 сформирует импульсы, которыепроизводят установку триггеров 9 и перебра.сывают триггер 20, в результате чего выраба.тывается сигнал, открывающий элемент И 15,С выхода этого элемента тактовые импульсыначинают поступать на входы синхронизациитриггеров 9. Эти триггеры срабатывают по мере появления "нулей" в соответствующих раз., рядах до тех пор, пока не останется один несработавший триггер. Прямые и инверсные55выходы триггеров 9 соединены с дешифраторами 10 таким образом, когда остается всегоодин не сработавший триггер, на соответствующем дешифраторе вырабатывается сигнал, кото 951с -ми информационными входами соответст.венно первой и второй групп коммутатора,выход переноса первого уровня каждого -гоузла анализа подключен к -му входу переносовпервой группы входов 1, 2,- 1, й 1.и-го узлов анализа, выход переноса второгоуровня каждого -го узла анализа соединен с.м входом переносов второй группы входов1, 2- 1, +1 и-го узлов анализа,первый и второй выходы управления комму Отатора подключены к третьему и четвертомууправляющим входам узлов анализа,2. Устройство по и. 1, о т л и ч а ю щ е ее я тем, что в нем каждый узел анализасостоит из сумматора по под 2, дешифраторов,15счетчика, триггеров, элементов И, узла коммутации, причем информационный вход узласоединен с первым входом сумматора попод 2, выход которого подключен к выходупоразрядного анализа узла и к первому входупервого элемента И, выход которого соединенс информационным входом ., первого триггера,прямой выход которого подключен к второмувходу первого элемента И и к выходу лере.носов первого уровня узла налиэа, инверсный -15к первому входу первого дешифратбра, выходкоторого соединен с выходом предварительного разделения узла и с информационным вхо .дом счетчика, выходы которого соединены свходами узла коммутации, выход которогоподключен к выходу поразрядного анализавторого уровня узла и первому входу второгоэлемента И, выход которого соединен с первым входом второго элемента И, выход которого подключен к информационному входувторого триггера, прямой выход которого соединен с вторым входом второго элемента И ис выходом переноса второго уровня узла анализа, а инвесрный - с первым входом второгодешифратора, выход которого подключен к4 Овыходу результата узла анализа, первый и второй входы. синхронизации узла соединены свходами синхронизации первого и второготриггеров соответственно, первый управляющийвход узла анализа подключен к входу установки в нулевое состояние первого триггера, третий вход синхронизации узла анализа соединен с управляющим входом узла коммутации,первый и второй управляющие входы узлаподключены к входам установки в нулевое Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Я 285347,кл, 6 06 Р 7/00, 1968.2, Авторское свидетельство СССР У.729586,кл, 6 06 Р 7/04, 1978 (прототип).Корректор И. Мус едактор К, Волошук Подписное аказ 5948(5 Филиал ППП "Патент", г. Ужгородул. Проект ВНИИПИ Госуда по делам изо 13035, Москва, Тираж 731твенного комитета СССРретений и открытий35, Раушская наб., д. 4/5