Усилитель считывания

(22) Заявлено 11.12.80 (21) 3218085/18-24с прнсоеднненнем заявки РЙ(23)ПриорнтетОпубликовано 07.07.82. Бюллетень25Дата опубликования описания 07.07.82 РеуАаротеениыа комитет СССР ао делам изобретений н открытий(54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ 1Изобретение относится к вычислительной технике и может быть применено воперативных и постоянных магнитных запоминанзцих устройствах (ЗУ) большогосбьема,5Известны усилители считывания (УС),содержащие многоканальный усилительпостоянного тока (УПТ) со схемами вы-.бора канала и стробирования, амплитудный селектор и выходной каскад 11,Недостаток усилителей - чувсевительность к сигналам только определеннойполярности.Наиболее близким к предлагаемомупо технической сущности является усилитель считывания, имекаций схемноерешение, обеспечивающее управляемуюполярочувствительность, в котором стробируемый усилитель постоянного тока,состоящий из предварительного и оконеч оного дифференциальных усилительных каскадов, причем одни выходы предварительных дифференциальных каскадов подклкчены к первому входу оконечного дифференцивльного каскада, другие - ко второму входу оконечного дифференциального чскада, стробируемые входы предварительных дифференциальных каскадовподключены к соответствующим выходамузла выбора канала, один из входов которого подключен к выходу формирователяимпульсов отбора и стробируемому входу оконечного дифференциального каскада, амплитудный селектор, инверторы ивыходной каскад 2 ,Недостатком известного УС является большая потребляемая мощность.Цель изобретения - уменьшение потребляемой схемной мощности и упрощение усилителяПоставленная цель достигается тем,что в усилителе считывания, содержащемстробируемый импульс постоянного тока,состоящий из предварительных и оконечного дифференциальных усилительныхкаскадов, причем одни выходы предварительных диффервнциальных каскадовподключены к первому входу оконечногоз 9421 дифференциального каскада, другие - ко второму входу оконечного дифференциального каскада, стробируемые входы предварительных дифференциальных каскадов подключены к соответствующим 5 выходам узла выбора канала, один из входов которого подключен к выходу формирователя импульсов строба и стробируемому входу оконечного дифференциального каскада, амплитудный селек- о тор, инверторы и выходной каскад, амплитудный селектор выполнен на транзисторах р-п-р типа с перекрестно соединенными базами и эмиттерами, общие точки соединения которых подключены к соответствующим выходам оконечного дифференциального каскада, коллекторы транзисторов подключены к соответствующим выходам инверторов и входам выходного каскада, выход которого является выходом усилителя,На фиг, 1 представлена схема усилителя с управляемой полярочувствительностью; на фиг. 2 - схема реализации усили- теля считывания.Усилитель считывания содержит двухканальный стробируемый усилитель 1 постоянного токасостоящий из объединенных но выходу двух предварительных дифференциальных усилительных каскадов 2 с двумя парами симметричных входных сигнальных шин 3 и оконечного дифференциального усилительного каскада (ДУК) 4, выходные шины 5 и 6, которого под 35 ключены к симметричному входу амплитудного селектора 7, выполненного на транзисторах 8 и 9 р-п-р типа с перекрестно включенньвж базовыми и эмиттерными выводами и одновременно выполняло ющего функции схемы разделения сигналов по полярности и каскади сдвига уровня между выходами оконечного дифференциального усилителя каскада 4 и входами 10 и 11 выходного каскада 12, выпол 45 ненного на транзисторах 13 и 14, коллек торы которых объединены и подключены к основному выходу 15 усилителя, Управление полярочувствительностью усилителя считывания осуществляется с помощью инверторов 16 и 17, открытые коллектор- " ные выходы котовых непосредственно подключены ко входам 10 и 11 соответственно выходного каскада 12, а на входы 18 и 19 подаются логическиеГ сигналы управления полярочувствительностью. В усилитель введена;схема 20 выбора канала, представляющая собой импульсно-потенциальный дешифратор,36 4на вход 21 которого подается потенциальный код адреса канала, импульсныйвход 22 подключен к выходу 23 формирователя 24 стробирующего импульса, авыходы 25 соединены со стробируемымивходами предварительных дифференциальных усилительных каскадов 2, Стробирукщий импульс поступает на вход 26,а шина 27 является общей.Усилитель работает следующим образом,Й исходном состоянии на входе 26стробирующий импульс отсутствует, навыходы 23 формирователя 24 стробирующего импульса установлен высокийзапрещающий уровень напряжения и дифференциальные усилительные каскады 2,и 4 заперты. При этом ввиду отсутствияразности потенциалов между шинами5 и 6 транзисторы 8 и 9 амплитудногоселектора 7 заперты, что приводит квыключению транзисторов 13 и 14 выходного каскада 12. На входах 18 и 19установлен высокий потенциал, при кс.тором инверторы 16 и 17 включены ишунтируют входы 10 и 11 выходногокаскада 12, Таким образом в исходном состоянии весь сигнальный трактусилителя мощности не потребляет.Рассмотрим работу устройства в цикле считывания информации для случая,когда схема усилителя чувствительна ктакой полярности сигнала "1", при считывании которой на выходе оконечногокаскада 4 потенциал шины 5 относительно шины б повышается.Б начале цикла считывания подачейпотенциального кода адреса на вход 21осуществляется подготовка схемы 20выбора каналов к включению соответствующего предварительного каскада 2.Одновременно для обеспечения заданнойполярочувствительности усилителя навходе 19 устанавливается низкий уровеньнапряжения, при котором инвертор 17выключается, подготавливая тем самымвход 11 выходного каскада 12 к прохождению сигнала. В момент времени,благоприятный с,точки зрения временнойселекции сигнала, на вход 26 подаетсястробирующий импульс, в течение действия которого не выходе 23 формирователя 24 стробирующего импульса уста. навливается низкий разрешающий уровеньнапряжения. При этом в линейный режимусиления переходят оконечнъй каскад 4и один из предварительных каскадов 2,на стробируемый вход которого от схемы20 выбора канала поступает низкий раз5 9421Решающий Уровень напряжения, В с чаесчитывания сигнала "1", который поступает на входные шины 3 выбранногопредварительного каскада 2, на выходеоконечного каскада 4 в момент стробирования появляется дифференциальныйсигнал, которому соответствует повышение потенциала шины 5 и понижение потенциала шины 6 относительйо некоторого положительного синфазного уровня, 10что приводит к отпиранию транзистора 9амплитудного селектора 7, а транзистор8 остается выключенным, так как междуего базой и эмиттером действует обратное запиранлцее напряжение. Коллек-5торный ток транзистора 9 без ответвления в предварительно выключенный инвертор 17 поступает на вход 11 выходногокаскада 12 и включает транзистор 14,обеспечивая тем самым установлениенапряжения логического 0" на выходнойшине 15 УС. В случае считывания сигнала нуля на выходных шинах 5 и 6 оконечного НУК 4 появляется дифференциальный сигнал противоположной полярности,при котором отпирается .транзистор 8амплитудного селектора 7, но так какпрактически весь его коллекторный токответвляется во включенный выход инвертора 16 и потенциал входной шины 10остается низким, то отпирание транзистора 13 не происходит и выход УС остается в отключенном состоянии.Переключение усилителя на противоположную полярочувствительность осуществляется выключением в цикле считыванияинвертора 16 подачей на его вход 18низкого логического уровня напряжения,а инвертор 17 остается включенным,Технико-экономическая эффективность40предлагаемого изобретения заключаетсяв уменьшении потребляемой мощностии связанном с ним уменьшением габари 36 6тов самого устройства и источников питания, что особенно ошутимо в многоразРядных запоминакщих устройствах.формула изобретенияУсилитель считывания, содержащийстробируемый усилитель постоянного тока, состоящий из предварительных и оконечного дифференциальных усилительныхкаскадов, причем одни выходы предварительных дифференциальных каскадов подключены к первому входу оконечногодифференциального каскада, другие - ковторому входу оконечного дифференциального каскада, стробируемые входы предварительных дифференциальных каскадовподключены к соответствукщим выходамузла выбора канала, один из входов которого подключен к выходу формирователя импульсов строба и стробируемомувходу оконечного дифференциального каскада, амплитудный селектор, инверторыи выходной каскад;, О т л и ч а юш и й с я тем, что, с целью уменьшенияпотребляемой мощности и упрощения усилителя, амплитудный селектор выполненна транзисторах р-и-р типа с перекрестно соединенными базами и эмиттерами,общие точки соединения которых подклю- .чены к соответствующим выходам оконечного дифференциального каскада, коллекторы транзисторов подключены к соответствук 5 цим выходам инветоров и входамвыходного каскада, выход которого является выходом усилителя считывания.Источники информации,принятые во внимание при экспертизе1. Ы юо ЪАер-оСей С 1 соС бею 1 -сопдосСог 2 аСа Ь 1 Ьгаз,беме А Чо 66.ЬоСюо 1 е ЬеюсоидосСо РодосС,1975,2. Каталог интегральных микросхем.Часть 1 (цифровые). Центральное коиструкторское бюро, 1980, с, 341-358Составитель В. ГордоноваРедактор М. Голаковски Техред АБабинец . Корректор Г. РешетникЗаказ 4851/45 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набд. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4