Адаптивная система обработки данных

ОП ИСАНИЕИЗОБРЕТЕН ИЯк ьатоеском свидительствю Союз СоветскикСоциалистическихреспублик щ 926662 олнительное к авт. свн(22) Заявлено 26.05.80 (21)2972131с присоединением заявки М 51)М. К 606 Р 15 Госудаостваиый конит 23) Приорит СССР оо делан изобоетеиий и открытий(54) АДАПТИВНАЯ СИСТЕМА ОБРАБОТКИ ДАННЫ Изобретение технике, в ча тельным систе ор и несколь. структуру в бов обработ ено в измери ексах и в ав устные.к контНЕ;быльтак и настройка ние заявки вания Пр относится к вычислительной тности к адаптивным вычисли мам, перестраивающим .свою висимости от заданных спосо данных, и может быть приме тельно-вычислительных комптоматизированных системах равления технологическими, процессами Известно адаптивное вычислительноеройство, содержащее многофункциональмодули обработки, блоки памяти, блороля, коммутаторы, элементы И,. ИЛИ,кольцевые регистры, в котором могуторганизованы как последовательный,параллельный способы вычисления функциии, кроме того, осуществляется перемодулей при их отказах 11.Недостатками известного устройства явлются значительные аппаратурные затраты исложная логика организации реконфигурвтмногофункциональных модулей,Наиболее близкой к предлагаемой поУ.технической сущности является система обра содержащая центральный процесско устройств ввода - вывода,Известная система может обслуживать каксистемные прерывания от устройств ввода -вывода, так и заявки на обработку данных.В последнем случае известная система обра.ботки данных содержит память заявок и однтинные процессоры, каждый из которыхсодержит операционный блок и блок опроса,причем входы-выходы операционных блоковвсех процессоров объединены шиной данныхс входом-выходом йамяти заявок, вход памяти заявок подключен к шине запросов,выход - к первому входу блока опросапервого процессора, выход операционногоблока в каждом процессоре подключен к шине запросов и к второму входу блока опро.са, первый выход которого соединен с входом операционного блока,В этой системе обработки данных операци.онный блок каждого процессора по шинезапросов выдает запрос на получеиз памяти заявок для ее обслужи иналичии запроса память заявок вылает сигнал926662 10 3разрешения, который последовательно проходит через блоки опроса. всех процессоров в направлении снижения приоритета, Первый процессор из числа выдавших запрос останав. ливает дальнейшее прохождение сигнала разрешения, устанавливает связь с памятью заявок, считывает из нее по шиле данных первую в очереди заявку и сбрасывает свой запрос, разрешая тем самым считывание следующих заявок другими процессорами, выдавшими запросы. Считанная в первый процессор заявка обрабатывается в его операционном блоке до конца, после чего этот процессор вновь выдает запрос,В случае отказа процессора он не выдает запрос, тем самым пропуская сигнал разрешения к последующим процессорам. Процессоры идентичны и каждый из них может обработать любую заявку, поэтому система адаптируется к отказам отдельных процессоров,а распределение заявок по процессорам носитслучайный характер. В системе одновременномогут обрабатываться несколько независимыхзаявок. Таким образом, в системе реализуется параллельный способ обработки, заявок 121 Я 5 Основным недостатком известной системыявляется функциональная ограниченность еетолько параллельным способом обработки. Вней невозможна организация. последовательного способа обработки, который для некото- щрых типов заявок (в частности для заявок,зависимых между собой) более эффективен.Цель изобретения - сокращение времениобслуживания взаимозависимых заявок.Указанная цель достигается тем, что в адап 35тивную систему обработки данных, содержащую память заявок и однотипные процессоры, каждый из которых содержит операционный блок и блок опроса, входы-выходы операционных блоков всех процессоров объеди 40иены шиной данных с входом-выходом памяти заявок, выход памяти заявок подключенк входу разрешения блока опроса первогопроцессора, выход запроса операционного блока подключен к входу запроса блока опроса,4 ф управляющий выход блока опроса подключенк управляющему входу операционного блока,введены в каждый процессор элемент ИЛИ иблок переключения режимов, причем выходэлемента ИЛИ первого процессора подключенк входу памяти заявок, выход элемента ИЛИ каждого процессора, кроме первого, подклю, чен к входу запроса блока переключения режимов каждого предыдущего процессора, пер. вый вход элемента ИЛИ подключен к выхо- ду запроса блока переключения режимов, вто рой вход элемента ИЛИ подключен к, выходу запроса операционного блока, входы переключения.блоков переключения режимов всех процессоров соединены между собой, выход обращения операционного блока соединен с входом обращения блока переключения режимов, выход резрешения которого подключен к входу разрешения блока опроса последующего процессора, выход разрешения блока опроса подключен к входу разрешения блока переключения режимов, причем блок переключения режимов содержит элемент ИЛИ и три элемента И, выход первого элемента И подключен к выходу запроса блока, пер. вый вход первого элемента И соединен с входом переключения блока и с первым входом второго элемента И, а второй вход с входом запроса блока и первым входом третьего элемента И, второй вход которого соединен с входом обращения блока, выход третьего элемента И соединен с первым вхо. дом элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход которого соединен с входом разрешения блока, выход элемента ИЛИ соединен с выходом разрешения блока.На фиг. 1 представлена блок. схема адаптивной системы обработки данных; на фиг. 2- блок-схема операционного блока и блока опроса.Система содержит память 1 заявок, процессоры 2, блок 3 опроса, операционный блок 4, элемент ИЛИ 5, элементы И 6 - 8, элемент ИЛИ 9, блок 10 переключения режимов, шину 11 данных, управляющий вход 12 системы.Операционный блок 4 содержит оперативное запоминающее устройство 13, счетчик 14 команд, дешифратор 15, арифметически-логическое устройство 16, устройство 17 обмена, узел 18 захвата магистрали, сигналы 19 управления, шину 20, вход 21 счета.Программы обработки хранятся в оперативном запоминающем устройстве 13, запрос к которому производится по адресу, сформированному в счетчике команд 14. Команда, поступающая из оперативного запоминающего устройства 13, состоит из кода операции и адреса перехода, который но шине 20 передается в счетчик команд 14, или микро- команды, которая по шине 20 передается для выполнения в арифметически-логическое устройство 16 или в устройство обмена 17,Код операции дешифрируется в дешифрато. ре 15. При выполнении команды перехода дешифратор 15 сигналом 19 управления зап 11- сывает адрес перехода с шины 20 в счетчик команд 14; При выполнении других команд дешифратор 15 сигналами 19-2 или 19-3 управления включает соответственно арифметически- логическое устройство 16 или устройство 17 обмена. Затем включенное устройство выполббб 2 6цессора 2 элементы И б и элементы ИЛИ 5 всех предыдущих процессоров 2, поступает в память 1 заявок. После этого память 1 заявок, при наличии в ней хотя бы одной заявки, выдает сигнал разрешения, который последовательно проходит через блоки Зопроса и блоки 10 переключения режимов це-почки процессоров 2. При поступлении сигнала резрешения в первый в этой цепочке 10 процессор 2, выдавший запрос, дальнейшеепрохождение сигнала разрешения прекращается, а в этом процессоре 2 блок 3 опроса выдает на управляющий вход операционного .блока 4 сигнал начала работы, Данный нро.цессор 2 инициирует связь с памятью 1 заявок, считывает из нее по шине 11 данных первую в очереди заявку и начинает ее обработку, одновременно сбрасывая свой сигнал запроса и тем самым пропуская сигнал разрешения через блок 3 опроса элемент И 7 и элемент ИЛИ 9 к последующему. процессору 2. Если этот последующий процессор 2 тоже выдал запрос, то вторая в очереди за.явка из памяти 1 заявок будет аналогичным образом считана в этот последующий процессор 2, в противном случае он пропустит сигнал разрешения далее,При последовательном режиме обработкиданных, заданном отсутствием сигнала на управляющем входе 12, запрос первого процессора 2, пройдя через элемент ИЛИ 5, поступает в память 1 заявок. 1".игнал разрешения из памяти 1 заявок поступает в блок 3 опроса первого процессора 2, который выдает в операционный блок 4 сигнал начала работы.35Первый процессор 2 считывает из памяти 1 заявок первую в очереди заявку и начинает ее обработку, одновременно сбрасывая свой запрос. После частичной обработки заявки 40операционнъ 1 й блок 4 первого процессора 2 вьщает с выхода обращения сигнал разрешения обращения к последующему (второму) процессору 2, поступающий на второй вход элемента И 8. При поступлении на первый вход элемента И 8 запроса из второго про,цессора 2 сигнал разрешения с выхода элемента ИЛИ 9 первого процессора 2 поступает на вход разрешения блока 3 опроса второго процессора 2, который выдает в операционный блок 4 сигнал начала работы. Второй процессор 2 инициирует связь с первым процессором 2, считывает из него результаты частичной обработки первой заявки и продолжает ее обработку, одновременно сбрасывая свой запрос. Далее заявка аналогичным обра 55 5 92няет операцию, заданную поступившей в негопо шине 20 микрокомандой. По окончанииоперации включенное устройство выдает (черезпроводное ИЛИ) сигнал на вход 21 счета дляувеличения на 1 содержимого счетчика 14 команд,Загрузка оперативного запоминающего устройства 13 осуществляется перед началом работы через шину 11 данных,Окончание программы обработки заявкиотмечается поступлением на вход дешифратора 15 соответствующего кода операции, вследствие чего дешифратор 15 вьщает сигнал19.5 управления, являющийся сигналом запроса,в блок 3 опроса и в элемент ИЛИ 5При последовательном режиме обработкиданных по окончании программы частичнойобработки заявки дешифратор 15 выдаетсигнал 19-4 управления, являющийся сигналом разрешения обращения к последующемупроцессору 2, в элемент И 8,Блок 3 опроса содержит два элементаИ 22 и 23, вход 24 сигнала разрешения ивыход 25 разрешения, На вход 24 из предыдущего процессора 2 поступает сигнал разрешения, источником которого является памятьг1 заявок,Если операционный блок 4 не выдает в1блок 3 опроса сигнала 19 - 5 запроса, то сигнал разрешения с входа 24 через элементИ 22 проходит на выход 25 и далее в последующий процессор 2. Если операционныйблок 4 выдает в блок 3 опроса сигнал 19-5запроса, то дальнейшее прохождение сигналаразрешения прекращается, а блок опроса 3выдает с выхода схемы 23 в операционныйблок 4 сигнал начала работы, Этот сигнал(объединенный проводным ИЛИ с сигналом19 - 3) включает устройство 17 обмена, кото.рое инициирует связь с памятью 1 заявок исчитывает из нее по шине 11 данньгх заявкудля ее последующей обработки,Шина запросов, подключенная к входу памяти 1 заявок, реализована введением в каждый процессор 2 элемента ИЛИ 5,В каждом . свободном от отработки данцыхпроцессоре 2 операционный блок 4 выдает сггвыхода запроса сигнал запроса, цоступающиина второй вход элемента ИЛИ 5 и на входзапроса блока 3 опроса, В зависимости отрежима обработки, заданного сигналом науправляющем входе 12, запрос может поступить либо в память 1 заявок (параллельныйрежим), либо в предыдущий процессор 2(последовательный режим),При параллельном режиме обработки данных, заданном наличием сигнала на управляющем входе 12, запрос любого процессора 2,пройдя через элемент ИЛИ 5 данного прозом последовательно передается для обработки от одного процессора 2 к другому. Пер.вый процессор 2 после передачи заявки вовторой процессор 2 освобождается и вновь8 5 7 92666выдает запросв память 1 заявок для получения второй в очереди заявки,Технико- экономическая эффективность, получаемая в результате применения системы,заключается в расширении функциональных.возможностей системы за счет возможностиее работы в режиме последовательной обработки данных что позволяет системе адаптиро.ваться к различным способам обработки данных и, следовательно, более эффективно абрабатыватв разнообразные типы заявок, в том.числе заявки, зависимые между собой. Формула изобретения Адаптивная система обработки данных, содержащая память заявок и однотипные процессоры, каждый из которых содержит операционный блок и блок опроса, входывыходы операционных блоков всех процессоров объе. динены шиной данных с входом-выходом па. мяти заявок, выход памяти заявок подключен к входу разрешения. блока опроса перво. го процессора, выход запроса операционного блока подключен к входу запроса блока оп. роса, управляющий выход блока опроса под. ключен к управляющему входу операционно. го блока, о т л и ч а ю щ а я ся тем, что, с целью сокращения времени обслужи.вания взаимозависимых заявок, в каждыйЗО процессор введены элемент ИЛИ и блок переключения режимов, причем выход элемента ИЛИ первого процессора подключен к входу памяти заявок, выход элемента ИЛИ каждого процессора, кроме первого, подключен к входу запроса блока переключения режимса каж- з 5 дого предыдущего процессора, первый входэлемента ИЛИ подключен к выходу запросаблока переключения режимов, второй вход .элемента ИЛИ подключен к выходу запросаоперационного блока, входы переключенияблоков переключения режимов всех процессоров соединены между собой, выход обращения операционного блока соединен с дополнительным входом блока переключения режимов, выход разрешения которого подключенк входу разрешения блока опроса последующего процессора, выход разрешения блокаопроса подключен к входу разрешения блока переключения режимов, причем блок переключения режимов содержит элемент ИЛИн три элемента И, выход первого элемента Иподключен к выходу запроса блока, первыйвход первого элемента И соединен с входомпереключения блока и с первым входом вто.рого элемента И, а второй вход - с входомзапроса блока и первым входом третьегоэлемента И, второй вход которого соединенс входом обращения блока, выход третьегоэлемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен свыходом второго элемента И, второй входкоторого соединен с входом разрешения бло.ка, выход элемента ИЛИ соединен с выходом разрешения блока,Источники информации,принятые во внимание при экспертизе 1; Авторское свидетельство СССР Ио 640301,кл. 6 06 Р 15/16, 1978,2. ТИИЭР, перев. с англ "Мир", 1976,Иф 6 июнь) с. 32 - 33 (прототип).926662 Редактор И. Тык Тираж 732НИИПИ Государственного комитетано делам иэобретеинй и открытии35, Москва, Ж, Раушская наб Заказ 2983/42