Устройство для контроля дешифратора

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сов э СоветскихСоциалистическихРеспублик и 922747ао делан нэебретеннй н открытий(72) Авторы изобретения л 1) Заявител ОЙС ДЛЯ КОНТРОЛЯ ДЕШИфРАТОРА 54 осре и сокой схеячейки ой лоттсхемы также ко НЕ, вьт- тройстИзобретение относится к вычислительной технике и автоматике и может быть использовано в системах контроля цифровых вычислительных устройств.Известно устройство для контроля дешифратора, содержащее элемент ИЛИ, вы- ф ход которого соединен с выходом устрой ства, блок аналогового суммирования, первый н второй пороговые элементы, причем входы устройства соединены с входами блока аналогового суммирования, выход1 О которого через первый и второй пороговые элементы соединен с входами элемента ИЛИ 1.Известно также устройство встроенного контроля дешифратора навыходов,со 15 держащее диодные ячейки, логические схемы НЕ и резисторы. Устройство состоит из авух циодных ячеек, имеющих по п входов каждая, и двух логических схем НЕ,20 соединенных между собой так, что каждый из ф выходов дешифрвтора поцключен к опному извхоаов первой диоцной ячейки через резистор и к,оаному из и вхоаов второй диоцной ячейкидственно, выход первой аиоцной яч единен со входом первой логичес мы НЕ, а выход второй циоцной через резистор - со входом втор ческой схемы НЕ, выхоц первой НЕ через резистор поцключен входу второй логической схемы хоц которой является выходом ус ва 21.Недостатком укаэанных устройств является неаоста точи ая полнота контроля аешифр атора. Наиболее близким по технической сущности к изобретению является устройство для контроля цешифратора, содержащее преобразователи коц-аналог и срав нивающее устройство, причем входы и вы ходы дешифратора подключены через преобразователи коа-аналог ко вхоцам сравнивающего устройства 3.Однако это устройство обладает недостаточной точностью каттроля ошибок типа перерождения, при котором воэбужю7 4на фиг, 2 - пример выполнения устройства на три входа.Устройство содержит схему 1 сравнения, сумматор 2, истовик 3 эталонного напряжения, первый и второй преобразователи 4 и 5 код-аналог, дешифратор 6. элементы И 7 входацие в преобразовать. ли 4, 5.. Входы и выходы дешифратора 6 соответственно подключены к входам преобразователя 4 и 5 код-аналог. Выход преобразователя 4 й выход источника 3 эталонного напряжения - к соответствующим входам сумматора, а выход сумматора 2 и выход преобразователя 5 код-аналог подключены ко входам схемы 1 сравнения.Устройство работает следующим образом.Копы, поступакзцие на вход дешифратора 6, одновременно поступают на вход преобразователя 4 код-аналог. Преобразователь 4 код-аналог преобразует коды в пропорциональные им напряжения,С вы хода преобразователя 4 код-аналог напряжение поступает на первый вход сумматора 2, на второй вход которого подается эталонное напряжение О от источника 3 эталонного напряжения. Величина эталонного напряжения выбирается таким образом, чтобы она бьща больше величины напряжения формируемого преобразователем 4 код-аналог при максимальном коде на величину Рп, где. ь дискретность преобразования. Суммарное напряжение поступает на вход устройства сравнения. С выходов дешифратора сигналы, пуедставляющие собой одноразрядный код, поступают на преобразователь 5 код-аналог. В преобразователе 5 код-аналог величины резисторов выбраны так, что он преобразовывает одноразрядный код с выхода дешифратора в напряжение, величина которого равна величине эталонного напряжения увеличенной на величину, пропорциональную поданному коду с дискретностью преобразования.Сигал с выхода преобразователя 5 код-аналог поступает на второй вход схемы 1 сравнения, которое вырабатывает на своем выходе сигнал ошибки только в том случае, если напряжение , на его входах отличаются на величину большую а ц, А это либо вместо требуемой будет возбуждена одна фложнаяф шина (в этом случае выходное напряжение преобразователя 5 аналог-код не будет соответствовать напряжению на выходе сумматора), либо возбуждены ,вместо требуемой две или более флож 392274 ются две или более фжжныхф выходных шин дешифратора, а сигнал на выходной шине соответствующей кодовой комбинации отсутствует.Ошибка не обнаруживается, если ошибочно возбужденные выходные шины дэшила. ратора вызывают на выходе преобразователя код-аналог реакцию, эквивалентиу реакции вызываемой правильно возбужденной шиной. о 1Для данного известного устройства реакция высодного преобразователя коданалог будет неизменной, если вместо . одной правильно возбужденной выходной шины, будут ошибочно возбуждены шины, сумма номеров которых равна номеру, правильно возбужденной шины, и значит на выходе схемы сравнения в обоих случаях будет сигал нормы.Так, например, есаул вместо выхода дешифратора соответствующего 6 возбуждены два вькода 2 и 4, то выходное напряжение в обоих случаях будет одним и тем же и известное устройство не сможет обнаружить неисправности.25Анализ показывает, что при построе нии схем преобразсвателей код-аналог, обеспечивавших изменение выходного напряжения йропорцианально входному коду, Ьредставленному одноразрядным числом (так, как навыходе дешифратора), всегда будет иметь место возможность полу чения одного и того же или близкого цо . величине выходного напряжения при замене одноразрядного кода подачей управлщацих сигналов на два и более входов.Бель изобретения - повышение точности контроля дешифратора.Поставленная цель достигается тем, что в устройство для контроля дешифратора, содержащее первый и второй преобразователи .код-аналог и схему сравнения, причем входы и выходы контролируемого дешифратора соединены соответственно со входами первого и второго преобразова 45 телей код-аналог, выход первого преобразователя код-аналог соединен с первым входом схемы сравнения, выход которой является выходом устройства, введены источник эталонного напряжения и сумматор, причем выходисточника эталон 50 ного напряжения соединен соответственно с первым входом сумматора, выход которого соединен со вторым входом схемы сравнения, выход первого преобразовать ля код-аналог соединен со вторым входом сумматора.На фиг. 1 представлена блок-схема устройства для контроля дешифратора;7 922747 8 буждаются две или более выходные ж-является выходсм устройства, о т л ины. ч а ю щ е е с я тем, что, с целью поУказанное устройство можег быть вышения точности контроля, в устройство применено в системах контроля цифровых введены источник зталснного напряжения вычислительных машин и позволяет обес- й и сумматор, причем выход источника этапечнть 100%-ый контроль дешифратора лонного напряжения соединен с первым н а функциснирование. входом сумматора, выход которого соединен с вторым входом схемы сравнения,выход первого преобразователя код-анаформула и з о б р е т е н и я 1 й лог соединен с вторым входом сумматора.Устройство для контроля дешифратора, Источники информации, содержашее первый и второй преобразо принятые во внимание при акспертизе ватеди код-аналог и схему сравнения, 1. Авторское свидетельство СССР причем входы и выходы контролируемого 15 М 844969, кл. 6 06 Р 11/10) 1974. дешифратора соединены соответственно с 2, Авторское свидегельство СССР входами первого и второго преобразова- М 312262, кл. 6 06 Р 11/00, 1971, телей код-аналог, выход первого преоб. Авторское свидегельство СССР разователя код-аналог соединен с первым М 310252, кл. 6 06 Р 11 ЮО, 1969 входом схемы сравнения, выход которой 20 (прототиц).1022747 Составитель И. СигаловРедактор Н. Пушненксеа Техред: С.Мигунова Корректор М. Кос филиал ППП фПатеитф, г. Ужгород, ул. Проектная,аз 2582/64 Тираж 732ВНИИПИ Государственного комитепо делам изобретений и открыти113 О 35, Москва, Ж 35, Раушская ПодписноеСССРб., д. 4/5