Устройство для контроля информационного тракта «запоминающее устройство команд — процессор»

Союз Советских Социалистических Республик.Ч 1.1971 ( 1666132/18-24)ением заявкил, 6 06 11/10 6 061 13/00 исо Гасударственный комитет Совета Министров СССР оо делам изобретений и открытийПриоритетОпубликовано 10.Х 11,1973. Бюллетень47 Дата опубликования описания 15 ЛЧ.1974 УДК 681,327.66 (088,8) Авторыизобретени К, Судьин, О орбачев, Ю. М. ВиноградовИ. Жуков Заявител УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНФОРМАЦИОННОГО ТРАКТА ЗАПОМИНАЮ 1 ЦЕЕ УСТРОЙСТВО КОМАНД - ПРОЦЕССОРэк вычислительнои нтроля информаающее устройство , содержащее схесоединенную с выающего устройства, которой подключен на четность, входатгде - Й-ая строка представляе ольную сумму Й - 1 строк по м и конт2. е - таа, =а, тпос 12=(п+а 1:т где=п= а, - а;,ове) 1 в -о бка Л;,.Предположим, что в строке (столбце (разряде) появилась о Изобретение относится технике.Известны устройства ко ционного тракта запомни (ЗУ) команд - процессор му контроля на четность, ходным регистром запомни и схему управления, вход к выходу схемы контроля ные и выходные вентили. Недостаток этих устройств - отсутствие коррекции обнаруживаемых ошибок. В то же время известные устройства обнаружения и коррекции ошибок с применением контрольных кодов используют значительное количество дополнительного оборудования.Цель изобретения - повышение надежности работы устройства.Поставленная цель достигается тем, что в устройство введен сумматор по модулю 2, счетный вход каждого разряда которого соединен с выходом входных вентилей, первые входы которых соединены со схемой управления, а вторые - с выходным регистром запоминающего устройства, выходы сумматора по модулю 2 соединены со входами выходных вентилей, вторые входы которых соединены со схемой управления, а выходы - со входом выходного регистра,В одну из ячеек ЗУ, разбитого на зоны пой слов (величина й выбирается в зависимости от необходимой скорости исправления ошибки), записывается контрольная сумма слов зо ны по модулю 2,После обнаружения устойчивого сбоя в слове, поступившем из ЗУ в выходной регистр памяти, оно суммируется по модулю 2 с массивом зоны, содержащим это число, и в том чис- О ле с контрольной суммой, что дает возможность на выходе регистра, суммирующего по модулю 2, получить исправленное число.Представим зону ЗУ из й/т-разрядных словв виде матрицы5а.и а, ау а, а,40 45 50 55 В этом случае матрица примет вид аа а а,Тогда сумма по й - 1 строкам -ого столбца (для простоты рассматривают суммирование по модулю 2 только в одном разряде памяти) будета, (а, - а;, + Ли ) гпас 1 2 = (и + Ли ) гпос 1 2, Просуммировав по модулю 2 Л, и с-ый столбец матрицы В, получают5=(Л, +а,+а, )шод 2== 12 (Л + и) + а 1 гпос 12 = а, .Получают исходную информацию.Таким образом можно исправлять информацию в любом разряде одного слова памяти для каждой зоны из Й слов.На чертеже приведена структурная схема, реализующая исправление обнаруживаемых ошибок в информационном тракте ЗУ команд - процессор. При решении ЦВМ некоторой задачи производится систематический запрос ЗУ и считывание информации из ЗУ по информационным шипам 1 в выходной регистр запоминаюцего устройства 2, При этом информация, поступаюш,ая из регистра цамяти в процесвор, постоянно контролируется схемой контроля по четности 3.Входцые вентили 4, управляющие передачей числа из регистра памяти на регистр-сумматор 5, суммирующий по модулю 2, выходные вентили 6, управляющие передачей числа из суммирующего регистра 5, закрыть сигнадам единичного уроцня.При появлении в регистре памяти искаженной информации схема контроля вырабатывает соответствующий сигнал, который поступает в схему управления 7.Схема управлении вырабатывает сигнал блокировки микроопераций и производит повторный запрос ЗУ по этому же адресу,При трехкратном считывании искаженной информации по этому адресу сбой считается устойчивым.В этом случае схема управления вырабатывает сигнал сброса регистра 5 (шина сброса на схеме не показана) и записывает адрес отказавшей ячейки в адресный регистр в устройстве приоритетного прерь 1 вания по имею 5 10 15 20 25 30 35 щемуся каналу связи счетчик команд - адресный регистр устройства приоритетного прерывания.После этого схема управления записывает начальный адрес зоны ЗУ, в которой имеется нарушение информации (начальный адрес зоны ЗУ получают сбросом младших разрядов счетчика команд).После этого схема управления открывает входные вентили 4 и выдает в ЗУ й последовательных запросов ЗУ, позволяющих опросить все слова неисправной зоны.Это позволяет произвести неразрядное суммирование по модулю 2 неисправного слова со всей заданной зоной ЗУ, содержащей это слово (в том числе и с контрольной суммой). Сигналом окончания суммирования служит сигнал переполнения соответствующих разрядов счетчика команд.После окончания суммирования схема управления вырабатывает сигнал, закрывающий входные вентили 4, и открывает вентили б, что позволяет переписать исправленную информацию в регистр памяти.Одновременно вырабатывается сигнал переписи адреса отказавшей ячейки из регистра памяти устройства приоритетного прерывания в счетчик команд, сигнал, снимающий блокировку микрооперации, и потом схема управления закрывает выходные вентили б.Таким образом выполняется возврат в задачу и продолжается нормальное ее выполнение.В предлагаемом устройстве может быть использована любая схема контроля информации на правильность считывания. Предмет изобретенияУстройство для контроля информационного тракта запоминающее устройство команд - процессор, содержащее схему контроля на четность, соединенную с выходным регистром запоминающего устройства, и схему управления, вход которой подключен к выходу схемы контроля на четность, входные и выходные вентили, отличающееся тем, что, с целью повышения надежности работы устройства, в него введен сумматор по модулю 2, счетный вход каждого разряда которого соединен с выходом входных вентилей, первые входы которых соединены со схемой управления, а вторые с выходным регистром запоминающего устроиства, выходы сумматора па модулю 2 соединены со входами выходных вентилей, вторые входы которых соединены са схемой управления, а выходы - со входом выходного регистра запоминающего устройства.408309 Составитель С. ГромоваТехред А. Камышникова Корректор Н, Аук Редактор Т. Иванова Типография, пр. Сапунова, 2 Заказ 836/4 Изд. Мф 312 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д. 4/5