Устройство для управления дуплексной системой

ОП ИСАКИИИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскиСоциалистическиРеспублик и 900278ао делам заоретек отрцтй(088.8) Дата опубликования описания 25.01.82 ЪЪ В. А. Титов, В. Л. Гайдуков, Е. В. Кислинский и В. М. Крикунов(54) УСТРОЙСТВЗ ДЛЯ УПРАВЛЕНИЯ ДУПЛЕКСНОЙ СИСТЕМОЙ Изобретение относится к вычислительной технике и может быть использовано при разработке высоконадежных адаптивных вычислительных сис- . тем с повышенными требованиями к живучести системы и к достоверности получаемых результатов.Известно устройство сопряжения в вычислительной системе, содержащей две подсистемы, причем одна из них работает в режиме с разделением времени,а другая ( резервная) ". в режиме пакетной обработки. В процессе работы такой системы для каждого пользователя осуществляется приоритетное резервирование устройств связи основной подсистемы с дублирующей Е 13 .Однако эта вычислительная система не обеспечивает в случае сбоя, повторения только сбившейся команды. В ней для ликвидации последствий сбоев необходимо повторить выполнение всей программы или ее части от некоторой контрольной точки, правильность выполнения которой гарантируется.Известно также устройство сопряжения в вычислительной системе, состоящей из двух вычислительных машин,ведущих одновременную обработку данных. В системе осуществляется проверка совпадения сигналов на выходныхшинах обеих вычислительных машин 2 .Недостатком этой системы являеттося то, что ее вычислительные машины.не могут функционировать в автономном режиме по реализации различныхпрограмм.Из известных ,стройств наиболее 15близким по технической сущности кизобретение является устройство дляуправления вычислительной системы,содержащее две идентичные вычислительные машины, каждая из которыхсодержит блок управления, блок обра"ботки прерываний, блок регистров об"щего назначения, первый и вторыевентильные группы, обеспечивающие3 90 запись информации в олок дополнитель ных регистров из блока основных регистров и наоборот по сигналам с выхода схемы сравнения результатов.Известная вычислительная система позволяет зафиксировать Факт несовпадения результатов выполнения команды вычислительными машинами системы и повторить только ту команду, при выполнении которой произошел сбой. При достижении определенного числа сбоев в вычислительной системе фиксируется отказ, который далее локализуется диагностирующими программами (3 .Однако известная вычислительная система не может функционировать в режиме повышенной производительности, в котором каждая машина решает отдельную программу, что бывает край не необходимым при функционировании системы.Цель изобретения - повышение производительности и надежности за счет обеспечения возможности функционирования в режиме повышенной производительности, при котором каждая вычислительная машина решает отдельную программу.Поставленная цель достигается тем, что в устройство для управления дуплекчной системой, содержащее счетчик сбоев, схему сравнения, два блока элементов И, первь 1 е входы которых соединены с соответствующими выходами контроля вычислительных ма-. шин, вторые входы первого и второго блоков элементов И соединены с соответствующими выходами разрешения вычислительных машин, выходы первого и второго блоков элементов И соединены соответственно с первым и вторым входами схемы сравнения, выход счетчика сбоев подключен ко входам количества сбоев вычислительных машин, дополнительно введены оперативная память, дешифратор, шесть блоков элементов И, два блока элементов ИЛИ, два элемента И-НЕ,элементы И и ИЛИ, триггер режима работы, вход которого является входом задания режима устройства, прямой и инверс" ный выходы триггера режима работы соединены соответственно с первыми входами элемента И и элемента ИЛИ, выход которого соединен с выходом результата контроля устройства, первый и второй выходы схемы сравнения соединены со вторыми входами соот 028ветственно элемента ИЛИ и элементаИ, выход которого соединен со входом счетчика сбоев и с выходом прерывания устройства, первый и второйадресные входы устройства соединенысбответственно через третий и четвертый блоки элементов И с первыми вторым входами первого блока элементов ИЛИ соответственно, выход ко О торого соединен с адресным входомоперативной памяти, информационныйвыход которой через пятый и шестойблоки элементов И соединен соответственно с информационными входами 15 вычислительных машин, первый и второй информационные входы устройства соединены соответственно черезседьмой и восьмой блоки элементов Ис первым и вторым входами второго щ блока элементов ИЛИ, выход которогосоединен с информационным входом оперативной памяти, первый вход запроса устройства соединен с первымивходами дешифратора и первого эле мента И-НЕ, выход которого соединенс первым управляющим входом пятогоблока элементов И, второй управляющий вход которого является первымвходом записи устройства, второй ЗО вход запроса устройства соединен совторым входом дешифратора и с первымвходом второго элемента И-НЕ, выходкоторого соединен с первым управляющим входом шестого блока элементовИ, второй управляющий вход которогоявляется вторым входом записи устройства первый выход дешифратора соединен с управляющим входом третьегоблока элементов И, со вторым входом о второго элемента И-НЕ и с первым управляющим входом седьмого блока элементов И, второй управляющий вход которого является первым входом считывания устройства, второй выход дешифратора соединен с управляющим входом четвертого блока элементов И, совторым входом первого элемента И-НЕи с первым управляющим входом восьмого блока элементов И, управляющий 50вход которого является вторым входом считывания устройства,В зависимости от состояния триггера режима работы реализуется режим повышенной надежности, при котором обе машины системы решают одну 55и ту же программу, а результаты выполнения каждой команды сравниваются, или режим повышенной производительности, при котором каждая маши5 900278 6на системы функционирует автономно дежности триггер режима работь 14и реализует различные и ор программы. находится в единичном состоянии, поэНа чертеже представлена блок"схе. тому на управляемом входе элементама системы, И 15 будет находиться высокий потенСистема содержит идентичные вы циал, а на управляемом входе элеменчислительные машины 1 и 1 , пред- та ИЛИ 16 - низкий.ставленные блоками управления 2 и2 , блоками об аботки и еД 1 Р прерываний 3, Сигнал сравнения результатов ви 3, блоками основных регистров 4, схеме 13 подается через элемент 16.и , регистрами адреса обращения 5, 10 на входы вентильных групп 11 и 11и 5 , тригге ами наличияр рл ия запроса 61 тем самым обеспечивается перезаписьгрупп ;, исодержимого основных регист ов 4 (4 )и 7 и триггерами записи-считывания через блоки 11 11) в блоки допол и 8 . Кроме того, вычислительная нительных регистров 9 9). Сигналсистема содержит блоки дополнитель несравнения результатов в схеме 13ных регистров 9 и 9 , блок элемен- подается через элемент И 15 в блокиобработки прерываний 3 и 3 обеихсравнения 13, триггер режима работы машин, По этому сигналу блоки уг;рав 14 элемент И 15 э ления 2 и 2 обеспечивают повторечетвертые вентиль-блоки элементов 20 ние команды, при которой произошлоИ 17 и 17 21 и 21 несравнение результатов. Это происблоки элементов ИЛИ 18 и 22, дешиф- ходит следующим образом. Так какратор 19, элементы И-НЕ 20, и 20 сигнал сравнения с выхода схемы 13общую опе ативн ю памятьу р у память 24, счетчик отсутствует, то содержимое регистровсбоев 25 и выхо 26,5 д 6, 25 блоков 9 и 9 сохраняется прежним,Особенностью вычислительных машин поэтому после подгчи управляющего11 и 1 системы является то, что они сигнала блоками управления 3 и 3 насодержат блоки регистров общего наз- соответствующие блоки 10 и 1 О обесг есначения 4, и 4, которые обеспечи- печивается перезапись содержимоговают вместе с другими блоками вычис- зо блоков 9 и 9 в блоки 4 42. и илительной машины выполнение основных при этом к счетчику сбоев 25 прикоманд, характерных для современ ых бавляется единица. Такая перезаписьЭВМЭВ . Это команды типа регистр-регистр, обеспечивает воэможность повторениярегистр-память, При выполнении этих команды, при которой произошел сбой.ко анд первый операнд находится на З 5 После повторения сбившейся командыпервом регистре блока 4, на этом же может произойти или не произойтирегистре остается и результат выпол- сравнение результатов в схеме 13,нения команды. Переполнение счетчика сбоев классиВыцислительная система может функ- фицируется в системе как отказ в одционировать в двух режимах: режиме 4 в ной из вычислительных машин.повышенной надежности, при которомобе вычислительные машины решают В режим повышенной проиэводительодну и ту же программу, а результаты ности система переходит при переводевыполнения команды сравниваются и в триггера 14 в нулевое состояние, прирежиме повышенной производительности,45 этом запрещается прерывание работыпри котором каждая машина выполняет вычислительных машин по сигналам не-,отдельную программу, в результате сравнения в схеме 13 и обеспечиваетцего суммарная производительность вы- ся автономная работа вычислительныхчислительной системы увеличивается машин,так как на управляемых входахвдвое. блоков 11 и 11 будет постоянныйВ режиме повышенной надежности си- высокий потенциал, поступающий сстема функционирует следующим обра- нулевого выхода триггера 13 череззом. элемент ИЛИ 16. Предлагаемая систеПосле выполнения каждой команды ма обеспечивает равноправный доступрезультат с одного из регистров бло- к общей оперативной памяти (ООП) со55ка 4 (4), в котором записан резуль- стороны каждой машины и невозможностьтат и содержимое счетчика команд по- обращения одной из машин в локальнуюдается через блоки 12 (12)на схему память другой, Это происходит следую сравнения 13, В режиме повышенной нащим образом.7 9002При необходимости обращения к ООПв вычислительной машине 1(1 )нарегистре 5 (5 )появляется код адреса обращения к ООП, а триггер 61(6 )наличия запроса перебрасывается вединичное состояние. Высокий потенциал с единичного выхода триггераб (бд )поступает на вход дешифратора 19, который обеспечивает толькона одном из двух выходов появление евысокого потенциала, что в своюочередь обеспечивает подачу кодаадреса обращения с регистра 5 (51через блок 17 (171)и блок 18 на первый вход ООП 21. С появлением кодаадреса обращения на первом входе ООПначинается цикл работы ООП, при этомвысокий потенциал с единичного выхода триггера 8 (8)при считыванииинформации поступает на первые входы блока 23(23), на второй входкоторого подается низкий потенциал,а с другого выхода дешифратора 19 через элемент И-НЕ 20(20), причемна другой вход элемента 20(20)поступает также низкий потенциал с нулевого выхода триггера б(6)вычисли"тельной машины 1 (1), посылающейзапрос к ООП. Считанная информацияпоступает на информационный регистр7( 7) соответствуецей вычислительной машины через блок 23 (2 М.При записи информации машиной 111 ) в ООП содержимое информационного регистра 7 (7 )поступает черезблок 21 (21) и блок 22 на второй входззООП, При этом на первый управляемыйвход блока 21 (21) подается . высокийпотенциал с нулевого выхода триггера 8 (8), нулевое состояние кото-.лорого соответствует процедуре записивООП, а на второй управляемый входподается высокий потенциал с соответствующего выхода дешифратора 13.После окончания обращения к ООП,45содержания регистров 5 (5), 7 (7)и триггеров бл(б), 8 Р)КонФликтная ситуация, возникающаяпри одновременном появлении на входедещифратора 13 кода 11, разрешаетсятем, что в этом случае на выходе дещифратора возбуждается только одинвыход, например первый, а передачаинформации из ООП 2 ч в другую машинуи обращено блокируется низким потенциалом с другого выхода дешифраторана вход блока 21 и высоким потенциалом с первого выхода дешифраторачерез элемент И-НЕ 20. 78Таким оораэом, вычислительная система может функционировать в режиме повышенной надежности и режиме повышенной производительности.формула изобретенияУстройство для управления дуплексной системой, содержащее счетчик сбоев, схему сравнения, два блока элементов И, первые входы которых соединены с соответствующими выходвми контроля вычислительных машин, вторые входы первого и второго блоков элементов И соединены с соответствующими выходами разрешения вычислительных машин, выходы первого и вто рого блоков элементов И соединены соответственно с первым и вторым входами схемы сравнения, выход счетчика сбоев подключен ко входам количества сбоев вычислительных машин, о т л. ич а ю щ е е с я тем, что, с целью повышения производительности и надежности, в устройство введены оперативная память, дешифратор, шесть блоков элементов И, деа блока элементов ИЛИ, два элемента И-НЕ, элементы И и ИЛИ, триггер режима работы, вход которого является входом задания режима устройства, прямой и инверсный выходы триггера режима работы соединены соответственно с первыми входами элемента И и элемента ИЛИ, выход которого соединен с выходом результата контроля устройства, первый и второй выходы схемы сравнения соединены со вторыми входами соответственно элемента ИЛИ и элемента И, выход которого соединен со входом счетчика сбоев и с выходом прерывания устройства, первый и второй адресные входы устройства соединены соответственно через третий и четвертый блоки элементов И с первым и вторым входами первого блока элементов ИЛИ соответственно, выход которого соединен с адресным входом оперативной памяти, информационный выход которой через пятый и вестой блоки элементов И соединен соответственно с информаицонными входами вычислительных машин, первый и второй и информационные входы устройства соединены соответственно через седьмой и восьмой блоки элементов И с первым и вторым входами второго блока элементов ИЛИ, выход которого0278 90 НИИПИ Заказ 12183/66 Тира Подписно илиал ППП "Патент соединен с информационным входом операвтиной памяти, первый вход запросаустройства соединен с первыми.входами дешифратора и первого элементаИ"НЕ, выход которого соединен с первым управляющим входом пятого блокаэлементов И, второй управляющий входкоторого является первым входом записи устройства, второй вход запросаустройства соединен со вторым входомдешифратора и с первым входом второго элемента И-НГ, выход которогосоединен с первым управляющим входомшестого блока элементов И, второйуправляющий вход которого являетсявторым входом записи устройства, первый выход дешифратора соединен с управляющим входом третьего блока элементов И, со вторым входом второгоэлемента И-НБ и с первым управляющимвходом седьмого блока элементов И,10второй управляющий вход которого является первым входом считывания устройства, второй выход деиифраторв сое динен с управляющим входом четверто" го блока элементов И, со вторым входом первого элемента И-Нб и с первым управляющим входом восьмого блока элементов И, управляющий вход которого является вторым входом считыва нир устройства Источники информации,принятые во внимание при экспертизе 15 1. Патент Японии 1 г 50-0501,кл. 97/7, 19752, Патент Японии й 50-28309,кл 97/7, 1975.3. Авторское свидетельство СССРгв по заявке Ю 2519012/18-2 Й,кл. 6 06 Г 15/16, 30.08.77 (прототип),жгород ул. Проектная,4