Следящий аналого-цифровой преобразователь

72) Автор изобрете Балтраш Ле радский ордена Л им. В.И. Уль 7) Заяввтел АЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕ Я в Изобретение относится к аналого-цифровым преобразователям и может быть использовано в области связи, вычислительной и измерительной технике, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.Известен следящий аналого-цифроой преобразователь, содержащий блок сравнения, аналоговый запоминающий блок, цифроаналоговый преобразователь, реверсивный счетчик, первый логический блок, второй логический блок, распределитель импульсов, блок поиска поддиапазона, третий логический блок, генератор тактовых импульсов, первый, второй, третий триггеры, причем первый вход блока сравнения соединен с выходом аналогового запоминающего блока, вход которого соединен с источником входного сигнала, второй вход блока сравнения соединен с выходом цифроаналогового на электротехнический инстива (Ленина) преобразователя, цифровые входы которого соединены с выходами разрядов реверсивного счетчика, выход блока сравнения соединен с первым входом первого логического блока, второй вход которого соединен с единичным выходом триггера переполнения реверсивного счетчика, выходы разрядов реверсивного счетчика соединены с первой группой входов второго логического блока 6, вторая группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, первая группа выходов второго логического блока соединена со счетными входами соответствующих разрядов реверсивного счетчика, первый выход первого логического блока соединен с третьим входом блока поиска поддиапазона и со вторым входом третьего лугического блока, второй и третий выходы первого логического блока соединены со входами установки 1 режима реверсивного счетчика, пер 892702вый вход блока поиска поддиапаэонасоединен с первым входом третьегологического блока и с единичным выходом последнего (младшего) разрядараспределителя импульсов, второй входсоединен с первым выходом второгологического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генератора тактовых импульсов, пятый входсоединен с единичным выходом первого триггера, первый выход соединен совторым входом второго логического5 лока, второй выход соединен с единичным входом второго триггера и с первым входом второго логического блока,третий выход соединен с четвертымвходом второго логического блока,чет,вертый выход соединен с единичнымвходом третьего триггера, пятыи вы.ход соединен с нулевым входом первоготриггера, четвертый вход третьего логи": ческого блока соединен с единичным вы ходом второго триггера, первый и второйвыходы третьего логического блока соеди-;иены соответственно с третьим и пятымвходами второго логического блока, атретий выход третьего логического блока соединен с нулевым входом второготриггера и с единичным входом третьего триггера, нулевой вход которогосоединен с шиной "Сброс флага", а единичный выход которого соединен с шиной Готовность", второй и третийвыходы второго логического блока соединены соответственно со входами33сдвига вправо и влево распределителяимпульсов, единичный вход первоготриггера соединен с управляющим входом аналогового запоминающего блокаи с шиной "Запуск".4Сущность работы известного устройства заключается в том, что новое пре.образование учитывает предыдущее значение сигнала и начиная от него ищется новое значение сигнала, При этом43вначале определяется поддиапазон расположения сигнала, а затем поразряд-ным методом определяется точное значение сигнала 1,Недостатком известного устройстваявляется большое время преобразова" ния обусловленное тем, что поиск под.диапазона всегда начинается с минимального шага квантования равного кванту, т.е. не учитывается скорость изменения входного сигнала. Так, например, если скорость сигнала велика, то поиск его в прежнем кванте приводит к бесполезной потере времени, Скорость изменения сигнала должна учитываться при выборе начального шага квантования при поиске поддиапаэона. Очевидно, что уменьшить время преобразования можно, если учитывать при преобразовании нового значения сигнала не только предыдущее значение сигнала, но и предыдущее значение скорости изменения сигнала,Цель изобретения - уменьшение времени преобразования.Поставленная цель достигается темФчто в следящий аналого-цифровой преобразователь, содержащий блок сравкения, первый вход которого соединенс выходом аналогового запоминающегоблока, вход которого соединен с источником входного сигнала, второйвход блока сравнения соединен с выходом цифроаналогового преобразователя, цифровые входы которого соединены с выходами разрядов реверсивногосчетчика, выход блока сравнения соединен с первым входом первого логического блока, второй вход которогосоединен с единичным выходом триггера переполнения реверсивного счетчика, выходы разрядов реверсивногосчетчика соединены с первой группойвходов второго логического блока,вторая группа входов которого соединена с выходами соответствующих разрядов распределителя импульсов, апервая группа выходов соединена сосчетными входами соответствующих разрядов реверсивного счетчика, первыйвыход первого логического блока соеди" Онен с первым входом блока поиска поддиапазона и с первым входом третьегологического блока, второй и третийвыходы первЬго логического блока соединены со входами установки режимареверсивного счетчика, второй входблока поиска поддиапазона соединен совторым входом третьего логическогоблока и с единичным выходом младшегоразряда распределителя импульсов, 30чтретин вход соединен со вторым выходом второго логического блока, четвертый вход соединен с третьим входомтретьего логического блока и с выходом генератора тактовых импульсовЭпятый вход соединен с единичным выходом первого триггера, первый выходсоединен с третьим входом второго ло"гического блока, второй выход соеди.892702 С приходом сигнала "Пуск" производится переписывание содержимого регистра 14 в распределитель 7 импульсов, а также с помощью четвертого логического блока 15 производится обнуление разрядов реверсивного счетчика 4 более младших, чем разряд, содержащий единицу в регистре 14. После этого на выходе элемента 6 задержки, вырабатывается сигнал "Запуск", по которому аналоговый запоминающий блок 2 запоминает текущее значение сигнала, а также устанавливаются в "1" первый 11 и четвертый 8 триггеры, которые соответственно включают блок 8 поиска поддиапазона 8 и блок 17 нен с единичным входом второго триггера и с четвертым входом второго логического блока, третий выход соединен с пятым входом последнего, четвертый выход соединен с первым единичным входом третьего триггера, пятый выход соединен с нулевым входомпервого триггера, при этом четвертый вход третьего логического блокасоединен с единичным выходом второго фтриггера, первый и второй выходы соединены соответственно с шестым иседьмым входами второго логическогоблока, а третий выход соединен с нулевым входом второго триггера и совторым единичным входом третьеготриггера, нулевой вход которого соединен с шиной Сброс флага", а единичный выход которого соединен с шиной"Готовность", третий и четвертый вы- фходы второго логического блока соединены соответственно со входами сдвигавправо и влево распределителя импульсов, единичный вход первого триггерасоединен с управляющим входом аналого- ффвого запоминающего блока, введеныблок оценки скорости, регистр, четвертый триггер, четвертый логическийблок и элемент задержки, причем цифровые входы регистра соединены с вы- Мходами соответствующих разрядов рас-.пределителя импульсов, цифровые выходы регистра соединены с установочнымивходами соответствующих разрядов распределителя импульсов и с цифровыми 35.входами четвертого логического блока,выходы которого соединены с установочными входами соответствующих разрядовреверсивного счетчика, управляющийвход четвертого логического блока со- рединен с первым управляющим входом регистра, со входом элемента задержкии с шиной "Пуск", выход элемента задержки соединен с единичными входамипервого и четвертого триггеров, второй управляющий вход регистра соединен с выходом блока оценки скоростии с нулевым входом четвертого триггера, единичный выход которого соединен с первым входом блока оценки скорости, второй вход которого соединенсо вторым выходом второго логическо"го блока, третий вход соединен с выходом младшего разряда распределителя импульсов, четвертый вход соединенс первым выходом первого логическогоблока, а пятый вход соединен с выходом генератора тактовых импульсов,На чертеже представлена функциональная схема следящего аналого-цифрового преобразователя.Устройство содержит блок 1 сравнения, аналоговый запоминающий блок 2,цифроаналоговый преобразователь 3,реверсивный счетчик 4, первый логический блок" 5, второй логическийблок 6, распределитель 7 импульсов,блок 8 поиска поддиапазона, третийлогический блок 9, генератор 10 тактовых импульсов, первый, второй итретий триггеры 1,12 и 1 З,регистр 14,четвертый логический блок 15, элемент 16 задержки, блок 17 оценки ско-.рости, четвертый триггер 18, шину 9"Готовность", шину 20 "Сброс флага",шину 21 "Пуск", шину 22 входногосигнала,Сущность предлагаемого решения заключается в том, что при преобразовании нового значения сигнала учитывается не только предыдущее значение сигнала, но и предыдущее значение ско"рости изменения сигнала. Для храненияпредыдущего значения скорости используется регистр 14, а для управления поиском значения скорости используетсяблок 17 оценки скорости.Устройство работает следующим образом.Перед началом работы сигнал начальной установки устанавливает первый 11, второй 12, третий 13 и четвертый 18 триггеры в нулевое состояние,распределитель 7 импульсов в любое ф:состояние, реверсивный счетчик 4 можетбыть установлен в любое состояние собнуленным старшим разрядом. В регистр 14 засылается код с единицейв одном из разрядов. Цепи начальнойустановки не показаны.оценки скорости. После того как будет оценена скорость входного сигнала по сигналу на выходе блока оцен-.ки скорости содержимое распределителя 7 импульсов переписывается в регистр 14, сбрасывается в "0" четвертый триггер 18, прекращая работу блока 1 оценки скорости.Работа предлагаемого устройства .по определению значения сигнала совпа О дает с работой известного эа исключением того факта, что поиск поддиапазона начинается не с минимального шага квантования 1 как в известном), а с: промежуточного шага квантования, ве личина которого определяется скоростью входного сигнала и хранится в регистре 14.формула изобретенияСледящий аналого-цифровой преобразователь содержит блок сравнения, первый вход которого соединен с выхо 25 дом аналогового запоминающего блока, вход которого соединен с источником входного сигнала, второй вход блока сравнения соединен с выходом цифроаналогового преобразователя, цифроЗО вые входы которого соединены с выхода.ми разрядов реверсивного счетчика, выход блока сравнения соединен с первым входом первого логического блока, второй вход которого соединен с единичным выходом триггера переполнения З 5 реверсивного счетчика, выходы разрядов реверсивного счетчика соединены с первой группой входов второго логического блока, вторая группа входов которого соединена с выходами соот- ф ветствующих разрядов распределителя импульсов, а первая группа выходов соединена со счетнвщи входавщ соответствующих разрядов реверсивного счетчика, первый выход первого логическо го блрка соединен с первым входом блока поиска поддиапазона и с первым входом третьего логического блока, второй и третий выходы первого логического блока соединены со входами уста" 5 О новки режима реверсивного счетчика, второй вход блока поиска поддиапазона соединен со вторым входом треть" его логического блока и с единичным ,выходом младшего разряда распредели- ,53 теля импульсов, третий вход соединен .со вторым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генератора тактовых импульсов, пятый вход соединен с единичным выходом первого триггера,первый выход соединен с третьим входом второго логическогО блока, второйвыход соединен с единичным входом второго триггера и с четвертым входом второго логического блока, третий выход соединен с пятым входом последнего, четвертый выход соединен с первым единичным входом третьего триггера, пятый выход соединен с нулевыми входом первого триггера, при этом четвертый вход третьего логическЬго блока соединен с единичным выходом второго триггера, первый и второй выходы соединены соответственно с шестым и седьмым входами второго логического блока, а третий выход соединен с нулевым входом второго триггера и совторым единичным входом третьего триггера, нулевой вход которого соединен с шиной "Сброс флага"., а единичный выход которого соединен с шиной "Готовность", третий и четвертый выходы второго логического блока соединены соответственно со входами сдвига вправо и влево распределителя импульсов, единичный вход первого триггера соединен с управляющим входом аналогового запоминающего блока, о т л и ч а ю щ и й с я тем, что, с целью уменьшения времени преобразования, введены блок оценки скорости, регистр, четвертый триггер, четвертый логический блок и элемент задерзки, причем цифровые входы.регистра соединены с выходами соответствующих разрядов распределителя импуль-сов, цифровые выходю регистра соединены с установочными входами соответствующих разрядов распределителя им- пульсов и с цифровыми входами четвертого логического блока, выходы которого соединены с установочными входами соответствующих разрядов реверсивного счетчика, управляющий вход четвертого: логического блока соединен с первым управляющим входом регистра, со входом элемента задержки и с шиной ф уск", выход элемента задержки соединен с единичными входами первого и четвертого триггеров, второй управляющий вход регистра соединен с выходом блока оценки скорости и с ну" левым входом четвертого триггера, единичный выход которого соединен с пер89270вым входом блока оценки скорости, второй вход которого соединен со вторым выходом второго логического блока, третий вход соединен с выходом младшего разряда распределителя им пульсов, четвертый вход соединен с первым выходом первого логического 2 10блока, а пятый вход соединен с выходом генератора тактовых импульсов,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р 2745134/21,кл. Н 03 К 13/02, 2.04.79.Редактор Волков Тираж 991осударственного колам изобретений исква ЖРаушск аказ 112 Проектна Филиал ППП "Патент", г. Ужгород, ул,Составитель Л. БТехоед Т. Маточк 85 ВНИИ п 13035