Устройство для определения моментов времени квантования сигналов

Союз СоветскихСоциапистичесиихРеспублии ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 8927013) Приорите елен изобретеии и открытий Опубликовано 23.12 о летень4 5 З) УДК 681.32(72) Автор. изобретения В. М, Чум Белорусский ордена Трудовог государственный университет расного ЗнамениВ. И. Ленина(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ВРЕМЕНИ КВАНТОВАНИЯ СИГНАЛОВ ел Ц ь изобретения - упрощение устройства и повьппение точности,Указанная цель достигается тем,что в устройстве, содержащем входнуюклемму, соединенную со входом дифференцирующего блока, запоминающий блок,интегратор, выход которого соединенс первым входом блока сравнения, второй вход которого подключен к блокузадания допустимой погрешности аппроксимации, а выходы блока сравнения,соответственно, соединены с выходнойклеммой и управляющими входами интегратора и запоминающего блока, выходдифференцирующего блока соединен спервым суммирующим входом интегратора, выход которого подключен ко входу запоминающего блока, выход которого соединен со вторым суммирующим входом интегратора. На чертежеая электриче устройства Изобретение относится к измерительной информационной технике и может быть использовано для дискретизации аналоговых сигналов при требуемой точности восстановления,Известно устройство для определе ния моментов времени квантования сигналов, содержащее последовательно соединенные входную клемму, дифференцирующий блок, запоминающе-вычитающий блок, интегратор, блок сравнения, вто- О рой вход которого соединен с блоком задания допустимой погрешности аппроксимации, а выход блока сравнения соединен с выходной клеммой и управляющими входамн интегратора и запомина-юще-вычитающего блока 111.Недостатком известного устройства является избыточность схемного построения и низкая точность, обусловленная последовательным соединением запоминающе-вычитающего блока и интегратора, которые вносят свои погрешности.г редставлена структурая схема предлагаемогУстройство содержит входную клемму 1, дифференцнрующий блок 2, интегратор 3, состоящий из накопительного элемента 4, ключевых элементов 5-7, операционного усилителя 8, з запоминающий блок 9, состоящий из ключевого элемента 10 и накопительного элемента 1,блок 12 сравнения, блок 13 задания допустимой погрешности аппроксимации, выходную клемму 14. ОУстройство работает следующим образом,Аналоговый сигнал у(с) со входной клеммы 1 поступает на вход дифференцирующего блока 2, с выхода которого 1 В снимается напряжение с(С) = КС(й). Это напряжение подается на первый сум" .мирующий вход интегратора 3, который работает в двух режимах: а) режиме кратковременного разряда накопительного элемента 4 интегратора 3, когда ключевые элементы 5 и 6 закрыты, а ключевой элемент 7 открыт, а вьпсод операционного усилителя 8 интегратора 3 подключается ко входу блока 9 за- фф поминания, ключевой элемент 10 которого открыт (при этом происходит отслеживание величины (й) накопительным элементом 1 у; б) в режиме интегратора, когда ключевые элементы 5 . ф и 6 открыты, а ключевой элемент 7 закрыт, при этом запоминающий блок 9 отключается от входа операционного усилителя 8 интегратора 3, а напряжение с выхода запоминающего блока 9 прило- Зз жено ко второму суммирующему входу интегратора 3, на первый сумкирующий вход которого непрерывно в течении этих режимов подается значение 1(С) с выхода дифференцирующего блока 2. 40 Напряжение на выходе интегратора 3 сравнивается блоком 12 сравнения с напряжением, задаваемым блоком 13 задания допустимой .погрешности аппроксимации, и в случае, если напря- ФЭ жение с выхода интегратора 3 превысит это напряжение, то на выходе блока 12 сравнения появится сигнал конца адаптивного временного интервала, который на короткое время переведет уст ройство в режим запоминания первой производной аналогового сигнала. Таким образом, устройство имеет более простую структуру.ИСтатическая ошибка, вносимая интегратором в интеграл сигнала за счет дрейфа напряжения смещения 1. по входу операционного усилителя, на базе которого выполнен интегратор, равнаВ устройстве исключается влияниенапряжения ошибки, зависящее от времени интегрирования. Действительно,в конце режима запоминания производной сигнала, напряжение на выходезапоминающего блока 9 равно0 -10(со) - 24 см ,В режиме интегрирования на суммирующие входы интегратора 3 подаются напряжения О (с) и 0. В результате рассмотрения токов, йротекающих через суммирующие входы интегратора 3 и через накопительный элемент 4, можно получить, что напряжение на вьпсоде интегратора 3 в режиме интегрировачия равноЬ ,Ьд Ы-Д 3 ЬоИЬфФ-Оси,От.е. О И,)=йфой+МИо) М(М Цц ИиТаким образом, предлагаемое устройство имеет также более высокую точность,Применяемые в устройстве запоминающий блок и интеграторы выполнены по известным схемам.Формула изобретенияУстройство для определения моментов времени квантования сигналов, содержащее входную клемму, соединенную со входом дифференцирующего блока, запоминающий блок, интегратор, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к блоку задания допустимой погрешности аппроксимации, а выходы блока сравнения соответственно, соединены с выходной клеммой и управляющими входами интегратора и запоминающего блока, о т л н ч а ю - щ е е с я тем, что, с целью упроще- ния устройства и повышения точности, выход дифференцирующего блока соеди"нен с первым суммирующим входом интегратора, выход которого подключен ко входу запоминающего блока, выход которого соединен со вторым суммирующим входом интегратора,892701Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР У 456361, кл. Н 03 К 13/02, 16.03.73 5 (прототип),Войтовинец стави ехоед А. а С ытЖаб. д. 4 Про я,Тираж 991 Государственного комите делам изобретений и отк осква, Б, Раушская н