Фазочастотный преобразователь

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Реслублие(2) Заявлено 19.1279 (1 с присоединением заявки йо 2854490/18-2 С 01 В 25/00 дарствеииый комитеСССРделам изобретенийи открытий(23) При ллетень ЬВ 38 Опубликовано 15.1081. Дата опубликования опи 3) УДК 621 17) Заяви дена Ленина институ АН Украинской ССР кибернети 54) ФАЭОЧАСТОТНЫЙ ПРЕОБРАЗОВАТЕЛЬ ногоа И,мпуль21ущия и я-ограничителя, си логического э ормирователь кор рторы и блок инд информаи измерить использоению, так метров двидинатных тока, в ройкгене Изобретционно-претельной тевано как ии в системжения, в икомпенсатосистемах фстоты инфр ние относится бразовательной нике и может бпрямому назна х контроля пар ямоугольно-коо ах переменного эовой автоподс низкочастотных па рео р в ровИзвестен фазочастотный и бразователь, содержащий генерато ысокой частоты и два идентичных канала, состоящих из последовательно соединенных ключа и усилителя-ограничителя, а также фазовые или синхронные детекторы и индикаторный блок 11.Известному устройству присущи недостаточная точность измерения и ог" раниченность снизу частотного диапазона входных сигналов, что обусловлено наличием фильтров низких частот, интегратора и блока сравнения с релейным выходом, нестабильность и нелинейность характеристик и дрейф нуля которых снижают точность измерения.Известен низкочастотный фазометр, содержащий два илнтичных канала, состоящих иэ последовательно соединенных автоматического переключателя,усилител инхрондетектора лемента также ф отких исов, инве икацииДанному устройству также приснедостаточная точность иэмерениограниченность снизу частотного диазона входных сигналов. Первый недо 1 Остаток связи с погрешностями инвертирования сигналов, вносимыми инверторами, и погрешностью дискретизации,обусловленной некратностью частотывходного сигнала и частоты высокочастотного генератора, Второй недоста 15 ток обусловлен использованием индикаторного блока в качестве инерционного звена для усреднения импульсовнапряжения, поступающих с выходовэлементов совпадения.20 Целью изобретения является повышение точности и расширение частотногодиапазона входных сигналов в областьинфраниэких частот,Поставленная цель достигается тем,что в фаэочастотный преобразователь,содержащий два индентичных канала,состоящих из последовательно соединенных автоматического переключателя,усилителя-ограничителя, синхронного30 детектора и логического элемента И,а также формирователь коротких импульсов, выходы которого соединены со вторыми входами логических элементов И, входы управления автоматических переключателей и синхронных детекторов соединены между собой и со входом Формирователя коротких импульсов, первый вход автоматического переключателя первого канала соединен с первой входной клеммой, второй вход - со входом автоматического переключателя второго канала и со второй входной клеммой, введены преобразователь код-частота, управляемый делитель частоты,. первый и второй сдвиговые регистры первый и второй блоки логических элементов И, цифровой блок 15 деления, первый и второй счетчики импульсов и блок управления, первым и вторым входами соединенный со входа" ми первого и второго счетчиков импульсов, счетные входы которых соеди- щ иены соответственно с выходами логических элементов И каналов, выходы первого счетчика импульсов соединены с первыми входами цифрового блока деления и с первыми входами первого блока логических элементов И, выходы второго счетчика импульсов - со вторыми входами цифрового блока деления, выходы которого соединены с первыми входами второго блока логических элементов И, вторые входы которыхЗО соединены между собой и с третьим выходом блока управления, выходы первого и второго блоков логических элементов И соединены соответственно со входами первого и второго сдвиговых регистров, управляющие входы которых соединены с четвертым выходом блока управления, вход которого соединен с второй клеммой, выходы второго сдвигового регистра соединены с уста новочными входами преобразователя код-частота, а выходы первого сдвигового регистра - с установочными входами управляемого делителя частоты, выход которого соединен с входом уп равления автоматических переключателей, а счетный вход - с выходной клеммой и с выходом преобразователя код-частота.На Фиг. 1 приведена Функциональная схема фазочастотного преобразователя; на фиг. 2 - диаграммы.Схема содержит автоматические переключатели 1 и 2 первого и второго каналов усилители-ограничители 3 и 4, синхронные детекторы 5 и 6, первый 55 логический элемент И 7, формирователь 8 коротких импульсов, второй логический элемент И 9, первый и второй счетчики 10 и 11 импульсов, цифровой блок 12 деления, первый и 60 второй блоки 13 и 14 логических элементов И, блок 15 управления, управляемый делитель 16 частоты, первый и второй сдвиговые регистры 17 и 18, преобразователь 19 код-частота. При 65 этом первый вход автоматического переключателя 1 первого канала соединенс первой входной клеммой, второйвход - со входом автоматического переключателя 2 второго канала и совторой входной клеммои. Выходы автоматических переключателей 1 и 2 черезусилители-ограничители 3 и 4 соединены соответственно с первыми входамисинхронных детекторов 5 и 6, входыуправления которых соединены со входами управления автоматических переключателей 1 и 2, со входом формирователя 8 коротких импульсов и с выходом управляемого делителя частоты 16.Выходы синхронных детекторов 5 и 6соединены с первыми входами логических элементов И 7 и 9, вторые входыкоторых соединены с выходами формирователя 8 коротких импульсов. Выходылогических элементов И 7 и 9 соединены со входами соответственно первогои второго счетчиков импульсов 10 и 11,входы установки нуля которых соединены с первым и вторым выходом блокауправления 15. Выходы первого счетчика импульсов 10 соединены со входами"делимое цифрового блока деления12 и первыми входами первого блока13 логических элементов И. Выходывторого счетчика импульсов соединенысо входами фделитель цифровогоблока деления 12, выходы которого соединены с первыми входами второго блока логических элементов И 14,Вторые входы блоков 13 и 14 логических элементов И соединены междусобой и с третьим выходом блока управления 15. Выходы блоков 13 и 14 логических элементов И соединены соответственно со входами первого и второгосдвиговых регистров 17 и 18, управляющие входы которых соединены с четвертым выходом блока управления 15, входкоторого соединен с второй входнойклеммой. Выходы второго сдвиговогорегистра 18 соединены с установленными входами преобразователя код"частота 19. Выходы первого сдвиговогорегистра 17 соединены с установочными входами управляемого делителя частоты 16, счетный вход которого соединен с выходной клеммой и с выходомпреобразователя код частота 19.фазочастотный преобразователь работает следующим образом.На первый вход автоматическогопереключателя 1 поступает сдвинутыйпо фазе инфранизкочастотный сигнал.011) =/ыи (Я.1 -9),а на второй вход, соединенный со входом автоматического переключателя 2,поступает опорный инфранизкочастотный сигнал (фиг. 2оп М 7 81 И,ЯЯС помощью блока управления 15 всдвиговые регистры 17 и 18 записывают соответственно числа Но и Кобеспечивающие формирование первоначального значения частоты дискретизации.С помощью автоматического переключателя 1 осуществляется переодическоевзятие выборок из сигналов (1) и (2)с высокой частотой дискретизации. С выхода автоматического переключателя 1 дискретизированный сигнал(фиг. 2 о) поступает на вход усилителя-ограничителя 3. На входы усилителя-ограничителя 4 с выходов автоматического переключателя 2 поступаютдва дискретиэированных сигнала(фиг 28,2), сдвинутых по времени наполовину периода напряжения частотыдискретизации. В усилителях-ограиичителях 3 и 4 осуществляется усилениеи ограничение сигналов по амплитуде.Напряжения (фиг. 2 0,8) с выходовусилителей-ограничителей 3 и 4 поступают соответственно на первые входысинхронных детекторов 5 и 6. На вторые входы синхронных детекторов 5 иб подается напряжение (фиг. 23 к)высокой частоты дискретизации с выходауправляемого делителя частоты 16. В ЗОрезультате синхронного детектированияна первый вход логического элементаИ 7 измерительного канала поступаютимпульсы напряжения (фиг. 20) длитвльд хД, (3) Згде Ь - погрешность выделения временного сдвига, обусловленная некратностью частот Г =(3 и Р = Л/2 Й. Вы"ражая (3), через период частоты дискретизации То= 1/Йополучают . 40о 1 дк о(где п - целая часть отношения Ь 1)/Т,о - дробная часть отношения,обусловленная некратиостьючастот дискретизации и входного сигнала.На первый вход логического элЕ"мента И 9 опорного канала поступаютимпульсы напряжения (фиг. 2 с) длительностью50Т-,т -Ь (5)где Т = 2%/Я - период входных сигналов;погрешность выделенияпериода.55Выражая (5) через То, получаюттопй = Т - Тоййф (6)где и 2 - целая часть отношения Т/Т 1А - дробная часть отношения,обусловленная некратиостьючастот дискретизации ивходного сигнала,За время Ь 1 х на первый счетчик импульсов 10 поступает импульсов:дх т д пихто "Ь 1 то= д 4 Ф. 65 где Н, " число импульсов, котороедолжно поступить на счетчикЬН 4 - погрешность преобразованиявременного сдвига.За время Т на первый вход счетчика импульсов 10 поступает импульЧ = ТУ =ТЕ -д Х =М-дНу, (8) .где И - число импульсов, котороедолжно поступить на счетчик;Ь Я, - погрешность преобразования периода.С помощью цифрового блока деления 12 осуществляется деление кодов чисел Бд и Н В результатеполучают код числа)4фх )(1-ЬЬ )(4 дйщм,т и-йй, .ОйД 1-ай,(н,)4 4 У.дй гдеу = я. относительная погрешность преобразования периода;У= - - относительная погрешностьйпреобразования фазовогосдвига;М - истинное значение преобразованного Фазовогосдвига.Код числа Бщ через блок логических элементов И 14 поступает на сдви" говый регист 18, а затем на преобразователь код-частота.19. На выходе преобразователя 19 формируется напряжение частоты.5)ф, (1 где 8 - крутизна йреобразования,/пропорциональная Б, т.е. измеряемому фазовому сдвигу.Выходное напряжение преобразовате-. ля код-частота 19 поступает на счетный вход управляемого делителя частоты 16,Коэффициент деления управляемого делителя частоты 16 устанавливает/ся равным коду Б, (В=И),записанному в сдвиговом регистре 17.В результате деления иа выходе управляемого делителя частоты Формируется напряжение частоты диСкретизацииМ(11))Сс И й й 10 кратное частоте входных сигналов.При последующих циклах преобразования фазовых сдвигов в частоту(10) дискретизации сигналов (1) и (2) осуществляется напряжением частоты Й , кратной частоте входных сигналов. В результате погрешности выделения временного сдвига и периода обращаются в нуль, т.е. Ь =0 и АО.Тогда на цифровой блок деления 12 поступают коды временного, сдвига Б = К( и периода Я = И беэ погрешностей, обуслсвленных некратно- ,стью частот дискретизации (квантования) и частоты входных сигналов. С выхода цифрового блока деления 12 через блок логических элементов И 14 и сдвиговый регистр 18 на установочные входы преобразователя код-частота 19 поступает код числа 5ьУ (12)ММ Ма= тВ результате на выходе преобразователя код-частота 19 устанавливается10 частота 1 -ро 9 х (13) пропорциональная преобразуемому фазо/вому сдвигу.В предлагаемом устройстве исключена погрешность выделения временного 15 сдвига и периода входных сигналов, обусловленных некратностью частоты дискретизации и частоты входных сигналов. В результате достигается повышение точности преобразования фазо- Щ вого сдвига в частоту. Расширение частотного диапазона в область инфра- низких частот достигается также за счет формирования частоты дискретизации, адаптивной и кратной частоте входных сигналов. Формула изобретенияЗОФазочастотный преобразователь, содержащий два идентичных канала, состоящих из последовательно соединенных автоматического переключателя, усилителя-ограничителя, синхронного детектора и логического элемента И, а также формирователь коротких импульсов, выходы которого соединены со вторыми входами логических элементов Ивходы управления автоматических переключателей и синхронных детекто ров соединены между собой и со входом формирователя коротких импульсов, первый вход автоматического переключателя первого канала соединен с первой входной клеммой, второй вход " со входом автоматического переключателя второго канала и со второй входной клеммой, о т л и ч а ю-. щ и й с я тем, что, с целью повышения точности и расширения частотного диапазона входных сигналов в область инфранизких частот, введеныпреобразователь код-частота, управляемый делитель частоты, первый и второй сдвиговые регистры, первый и аторой блоки логических элементов И,цифровой блок деления, первый и второй счетчики импульсов и блок управления, первым и вторым выходами соединенный со входами установки нуля первого и второго счетчиков импульсов,счетные входы которых соединены соответственно с выходами логическихэлементов И каналов, выходы первогосчетчика импульсов соединены с первыми входами цифрового блока деленияи с первыми входами первого блокалогических элементов И, выходы второго счетчика импульсов - со вторыми входами цифрового блока деления,выходы которого соединены с первымивходами второго блока логическихэлементов И, вторые входы которыхсоединены между собой и с третьимвыходом блока управления, выходы первого и второго блоков логическихэлементов И соединены соответственносо входами первого и второго сдвиговых регистров, управляющие входы ко.торых соединены с четвертым выходомблока управления, вход которого соединен с второй входной клеммой, выходы второго сдвигового регистрасоединены с установочными входамипреобразователя код-частота, а выходы первого сдвигового регистра - сустановочными входами управляемогоделителя частоты, выход которогосоединен с входом управления автоматических переключателей, а счетныйвход - с выходной клеммой и с выходом преобразователя код-частота. Источники информации принятые во внимание при экспертизе 1, Авторское свидетельство СССР Р 471553, кл С 01 В 25/00, 15.06.73. 2. Авторское свидетельство СССР М 451965, кл. 6 01 В 25/00,26.02.73.873150 иг. ваКоррект арсен о едактор Заказ 9026 роектная,Составитель Н, АТехред М.Рейвес Тираж 735 ВНИИПИ Государственног по делам изобретени 3035, Москва, Ж, Раушлнал ППП "Патент", г. Ужгор омит отк я наПодпис та СССР рытийд. 4