Устройство преобразования “аналог-код

Номер патента: 834893

Авторы: Алиев, Дамиров, Шекиханов

ZIP архив

Текст

(1) Заявитель Азербайджанский институт нефти и химии им. М, Азизбекова(54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ АНАЛОГ КОД 3Изобретение относится к техникеточных измерений электрических вепи-.чин и может найти применение в системах автоматического онтропя, а такжепрецизионных пифровых измерительныхприборах универсального. и специальногоназначения.Известны устройства, осуществпикщие измерительное преобразование раэничных аналоговых величин в питеровой16код, в которых высокая результирующаяточность достигается за счет применения методов автоматической коррекциипогрешностей измерения Я,Недостатком этих устройств является35низкое быстродействие.Известенцифровой прибор, содержшцийпоспедоватепьно,: .соединенные переипочатепь, аналого-шаровой преобразователь (АБП), вычиспитепьный блок ибпок оперативной памяти, выходы которого соединены со входами цвфроанапогого преобразоватепя (ЦАП), блоков пиФровой индикации и цифровой регистрации,а также вторым входом вычислительногоустройства. Выход ЦАП соединен с однимиз входов переключатели, другой входкоторого соединен. с входной шиной устройства, а блок управпении осуществляетсинхронизацию работы переключателя,АЦП, вычислительного бпока и блока памяти. Если выходная вепичина АЦП вы 1 зажена в унитарном коде, т.е. представляет собой последовательность. импульсов, то в качестве вычислительного уст-ройства используется простейший реверсивный счетчик,Измерительный пропесс состоит изнескопьких аналогичных корректирую-щих циклов (итераций), первый из которых включает три, а поспедующие -два измеритепьных такта. Благодари такой организЬпин удаетси последователь-но корректировать вносимые в результатпреобразования устройства погрешностиАБП, При этом выбор необходимого числа корректируквцих циклов диктуется содной стороны, вели мной, суммарной сис3 8348тематической погрешности АЦП, а с другой - заданной степенью точности 2,Недостатком цифрового прибора является то, что при значительной вели -чине погрешностей АЦП для обеспечениятребуемой точности необходимо проводить большое число итераций. Последнеерезко ухудшает быстродействие.Бель изобретения - повышение быстродействияя. 10Поставленная цель достигается тем,что в устройство преобразования аналогкод, содержащее двухпозиционный переключатель, входы которого соединены свыходом ЦАП и входной шиной устройства, 15а выход - со входом АЦП, при этом первый, .второй, третий и четвертый выходыблока синхронизации соединены с управляющими входами переключателя, первогорегистра памяти, АЦП и входом уствновки нуля первого реверсивного счетчика,введены сумматор, второй регистр памяти, второй реверсивный счетчик, дешифратор нулевого состояния первогореверсивного счетчика, триггер, 25блок задания приращений шага имножительный блок, включенныймежду аналого-цифровым преобразователем и первым реверсивным счетчиком,причем выход пос леднего через дешифратор его нулевого состояния соединен сдинамическим входом триггера, выходыкоторого соединены с входами. управлениявторого реверсивного счетчика, счетный. вход которого соединен с выходом блока задания приращений шага, а выход -со вторым входом множительного блока,управляющий вход блоха задания приращений и установочный вход триггера соединены соответственно с пятым и шестым выходами блока синхронизации, .седьмой выход которого соединен с пер-,вым входом второго регистра памяти,выход которого соединен со входом цифроаналогового л. преобразователя и со 45вторым входом первого регистра памяти, а второй вход через сумматор соединен с выходом первого регистра памяти, при этом второй вход сумматора соединен с выходом первого ,реверсивного 50счетчика,На чертеже представлена структурнаясхема устройства преобразования аналогкоде55Устройство содержит двухпозицион-"иый переключатель 1, аналого-цифровойпреобразователь 2, множительныйблок 3, реверсивные счетчики 4 и 5,93дешифратор 6, блок 7 приращений шага,триггер 8, первый и второй регистры9 и 10 памяти, сумматор 11, цифроаналоговый преобразователь 12, блок 13синхронизации.В основу работы устройства положенпринцип такого подбора ,величины кодареверсивного счетчика 5 шага ф , прикотором результат преобразованияАБП 2, будучи умноженным в блоке 3 нашаг г окажется свободным от влиянияпогрешностей,О направлении изменения величинышага ). при этом судят по тому, совпадают или различаются знаки двух соседних разностей, образующихся в реверсивном счетчике 4 в результатеосуществления итераций. О том, идентичны или неидентичны знаки указанныхразностей, сообщает триггер 8, Значения Ь, на которые изменяют шагпосле каждой проверки на совпадениезнаков упомянутых разностей, задаются блоком 7 приращений шага.Устройство работает следующим образом.И исходном состоянии счетчик 4 настраивается в режим сложения и вместес триггером 8 и регистрами: 9 и 10сбрасывается в нуль. В счетчик 5 записывается начальная величина шага,равная единице=1, а переключатель 1устанавливается в положение, при котором измеряемая величина Хподводится ко входу АЦП 2,Производится аналого-цифровое преобразование Х . Результат преобразования (со всеми погрешностями АБП 2),представленный в унитарном коде, умножается в бпоке Э наи полученное произведение по шине прямого счетавводится в реверсивный счетчик 4.Если используемый АБП 2 обладаетмультипликативного, ц, и аддитивнойпогрешностями, то с учетом х -1, зафиксированный. в счетчике 4 код можнопредставить в виде,1 О=(1+(М,) х+ Ъ,Этот код через сумматор 11 пере,писывается в,регистры 9 и 10 памяти, На выходе ЦАП 12 при этом образуется соответствующая однороднаяс измеряемой физическая величина.Во втором такте переключатель 1переводится в положение, при которомко входу АБП 2 подключается выходЦАП 12. Производится аналого-цифро 3все преобразование сигнала ЦАП 12.834893 7ществляется в результате реализации описанной пропедуры изменения кода счетчика 5 в соответствии с б=+; Ь С 6) Ьри этом, сли для какого либо конечного ч: к 26,; - то выражение (5)собращается" в нуль, а следовательно д. и Ь также становятся равнынулю.Нетрудно заметить, что в известном устройстве шаг выбран постоянным и равным единице. Это обстоятельство и ограничивает его быстродействие, особенно прн больших величинах погрешностей АБП.Очевидно, что припоследующих преобразованиях входных величин в цифровой код, в соответствии с описанным, итерации можно начинать сразу, используя шагполученный при преобразовании предыдущей величины.Это также позволит существенно увеличить быстродействие предлагаемого устройства, так как в этом случае значение шага Рдаже при прогрессирующем изменении передаточной характеристики ,АБП 2 будет все время уточняться. Формула изобретения Устройство преобразования аналог-код, содержащее двухпозиционный переключатель, входы которого соединены с выхо 3 дом цифроаналогового преобразователя и входной шиной устройства, а выход - со входом. аналого-цифрового преобра, зователя, при этом первый, второй, третий и четвертый выходы блока синхронизации соединены с управляющими входами переключателя, первого регистра памяти, аналого-цифрового преобразователя и входом установки нуля первого реверсивного счетчика, о т л и ч а ю щ е е - с я тем, что.;,с целью повышения быстродействия, в него введены сумматор, второй регистр памяти, второй реверсивный счетчик, дешифратор нулевого состояния первого реверсивного счетчика, триггер, блок задания приращений шага и множительный блок; включенный . между аналого-цифровым преобразователем и первым реверсивным счетчиком; причем выход последнего через дешифратор его нулевого состояния соединен с динамическим входом триггера, выходы которого соединены с входами . управле.ния второго реверсивного счетчика, счетный вход которого соединен с выходом блока задания приращений шага, а выход - со вторым входом множительного блока, управляющий вход блока задания приращений и установочный вход триггера соединены соответственно с пятым и шестым выходами блока синхро. - низации, седьмой выход которого соединен с первым входом второго регистра памяти, выход которого соединен со входом ша 3 роаналогового преобразовате- . ля и со вторым входом первого регистра памяти, а второй вход через сумматор соединен с выходом первого регистра памяти, при этом второй вход сумматорасоединен с выходом первого реверсивного счетчика. Источники информации,принятые во внимание при экспертизе1. Змельман М. А, Автоматическаякоррекция погрешностей измерительныхустройств, М., Изд. стандартов, 1972.2. Алиев Т, М. и др. Автоматическаякоррекция погрешностей цифровых измерительных приборов. М., Энергия",1975, с, 61, рис. 1-2,834893 ректор В, Синицкая ираж 988 Подрственного комитета ССбретений и открытий35, Раушская наб., д.4/5 з 4117/85 Т ННИИПИ Госуда по делам изо 1 13035, МоскваЖ нисноеСР П "Патент, г. Ужгород, ул. Проектн фили Составитель Л, Беляеедактор Н. Кешеля . Техред ЕЛавраеяко

Смотреть

Заявка

2826836, 12.10.1979

АЗЕРБАЙДЖАНСКИЙ ИНСТИТУТ НЕФТИ ИХИМИИ ИМЕНИ M. АЗИЗБЕКОВА

АЛИЕВ ТОФИК МАМЕДОВИЧ, ДАМИРОВ ДЖАНГИР ИСРАФИЛ-ОГЛЫ, ШЕКИХАНОВ АЙДЫН МАХМУДОВИЧ

МПК / Метки

МПК: H03K 13/02

Метки: «аналог-код», преобразования

Опубликовано: 30.05.1981

Код ссылки

<a href="https://patents.su/5-834893-ustrojjstvo-preobrazovaniya-analog-kod.html" target="_blank" rel="follow" title="База патентов СССР">Устройство преобразования “аналог-код</a>

Похожие патенты