Устройство для коммутации цифровых каналов

ОП ИИЗОБРЕТЕН ИЯ пйф(чес;ал11 б иое Союз СоветскихСоциалистическихРеспублик и 1768002 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(53) УДК 621.395. .34 (088.8) Опубликовано 30,09.80. Бюллетень36Дата опубликования описания 05.10.80 по делам нэооретеннй н отхрытнй(54) УСТРОЙСТВО ДЛЯ КОММУТАЦИИ ЦИФРОВЫХ КАНАЛОВ1Изобретение относится к области электросвязи, устройствам коммутации и может быть использовано для коммутации цифровых каналов,Известно устройство для коммутации цифровых каналов, содержащее блок управления, многотактный генератор, адресный распределитель, блок временной коммутации, блок пространственной коммутации, блок входящих запоминающих устройств, блок исходящих запоминающих устройств, при этом выход многотактного генератора соединен с тактирующим входом адресного распределителя, блока временной коммутации, блока пространственной коммутации, блока входящих запоминающих устройств и блока исходящих запоминающих устройств, выходы блока временной коммутации соединены с соответствующими информационными входами блока пространственной коммутации, выход которого соединен с информа-, ционными входами блока исходящих запоминающих устройств, а выход блока управления соединен с входом адресного распределителя, первый выход которого подключен к управляющему входу блока пространствен 2ной коммутации, а второй - к управляющему входу блока временной коммутации 1.Однако пропускная способность такогоустройства невелика.Цель изобретения - повышение пропускной способности устройства.Цель достигается тем, что в устройстводля коммутации цифровых каналов, содержащее блок управления, многотактный генератор, адресный распределитель, блок временной коммутации, блок пространствен 1 о ной коммутации, блок входящих запоминающих устройств, блок исходящих запоминающих устройств, при этом выход многотактного генератора соединен с тактируюгцим входом адресного распределителя, блока временной коммутации, блока пространственной коммутации, блока входящих запоминающих устройств и блока исходящих запоминающих устройств, выходы блока временой коммутации соединены с соответстг,- ющими входами блока пространственной коммутации, выход которого соединен с информационными входами блока исходящих запоминающих устройств, а выход блока управления соединен со входом адресного распределителя, первый выход которого под3ключен к управляющему входу блока пространственной коммутации, а второй - к управляющему входу блока временной коммутации, введен дополнительный блок пространственной коммутации, информационные входы которого соединены с соответствующими выходами блока входящих запоминающих устройств, а выход - со входами блока временной коммутации; причем третий выход адресного распределителя соединен с управляющим входом блока входящих запоминающих устройств, четвертый выход адресного распределителя соединен с управляющим входом блока исходящих запоминающих устройств, а г 1 ятый выход адресного распределителя соединен с управляющим входом дополнительного блокапространственной коммутации, при этом" вЪЖод "многотактного генератора соединентакже с тактирующим входом дополнительного блока пространственной коммутации.На фиг, 1 приведена структурная электрическая схема описываемого устройства;на фиг. 2 - схема блока входящих запоминающих устройств; на фиг. 3 - схема блокавременной коммутации; на фиг. 4 - схемаблока исходящих запоминающих устройств;на фиг. 5 -временные диаграммы, поясня-ющие работу устройства.Устройство для коммутации цифровыхканалов содержит блок 1 управления, многотактный генератор 2, адресный распределитель 3, блок 4 входящих запоминающих устройств, блок 5 временной комму-тации, блок 6 пространственной коммутации,блок 7 исходящих запоминающих устройств,дополнительный блок 8 пространственной"кбммутации,20 2 30 Блок 4 входящих запоминающих устройств содержит р памятей 9 и мультиплексоры 10 - 14.Блок 5 временной коммутации содержит р памятей 15 и мультиплексоры 16 - 19, Блок 7 исходящих запоминающих устройств содержит р памятей 20 и мультиплексоры21 - 24.Устройство для коммутации цифровыхканалов работает следующим образомЦифровые тракты поступают на входыблока 4 входящих запоминающих устройств,где- коммутация каналов происходит с тойже скоростью, с которой они приходят. Свыхода блока 4 вХодяцих"запомйнаюшихустройств информация" поступает на вхбддополнительного блока 8 пространственной коммутации, с выхода которого - на зевход блока 5 временной коммутации, а сего выхода - на вход блока 6 пространственнойкоммутации, с выхода которого поступает на вход блока 7 исходящих запоми-.нающих устройств,Блок 7 исходящих запоминающих устройств коммутирует каналы и формируетвыходные цифровые тракты. Уйравлениевсеми блокамиосуществляетсГчбф.з адресный распределитель 3 блоком 1 управления,4Рассмотрим работу блока 4 входящих запоминающих устройств первого звена.Блок имеет р памятей 9, которые разделены на памяти нечетных циклов а и памяти четных циклов вЕмкость каждой памяти равна и Х т, где и - число цифровых трактов, а т вчисло каналов в тракте. Памяти 9, а и в, управляются соответственно через мультиплексоры 10 и 11 сигналами с адресного распределителя 3 и сигналами с многотактного генератора 2. Работают памяти поочередно, если в памяти 9 а запись, то в памяти 9 в считывание, и наборот. Очередность работ двух памятей определяется сигналами (1) и (1) (см. фиг. 5). Такая структура построения блока 5 временной коммутации дает возможность коммутировать каналы с той же скоростью, с которой они поступают на вход.Во время записи на адресные входы памятей поступает развертка с многотактного генератора, а на вход разрешения записи - сигналы 1.11(1)Я(1) (см. фиг. 5).В каждую память циклически записывается информация каналов определенной битности. Сигнал У,(1), поступающий с адресного распределителя 3, разрешает запись каналов всех трактов 1-го бита, сигнал 1.1,(1) - 2-го бита, сигнал 1.1(1) - р-го бита, Таким образом, в первые памяти 9, а и в, записывается канальная информация 1-го бита, а в р-памяти 9, а и в, записывается информация р-го бита. При считывании с адресного распределителя. 3 на адресные входы памятей поступает команда через мультиплексоры 10, 11.Возбуждаются р ячеек (в каждой памяти по одной ячейке одного и того же канала) . Мультиплексоры 13 и 14 выбирают нужные ячейки. Выбор осуществляется мультиплексором 12 под управлением сигналов, поступающих с многотактйого генератора 2. На выход считывается параллельно р-бит одного и того же канала. С выхода блока 4 входящих запоминающих устройств информация параллельно р-битами поступает на вход дополнительного блока 8 пространственной коммутации; с выхода которого параллельно р-бит канальной информации поступают на вход блока 5 временной коммутации.Блок 5 временной коммутации (см. фиг. 3) содержит р памятей 15, каждая память разделенана две, а и в,емкостью п Х гп, где п - число трактов, т - число каналов в тракте.Памяти 15, а и в,работают поочередно. Очередйость работ определяется сигналами (1) и ,(1) (см. фиг. 5).На вход блока временной коммутации в определенный интервал времени параллельно поступает информация р-бит канала.Запись в память происходит под действием сигналов, поступающих с многотактного генератора 2 на адресные входы через мультиплексоры 16 и 17.Формула изобретения гмкр 5Считываются параллельно р-бит одного канала под управлением команды, поступающей на адресные входы памятей с блока адресных распределителей через мультиплексоры 16 и 17.Считываемая информация через мультиплексоры 18 и 19 под действием сигналов с многотактного генератора 2 поступает на выход.С выхода блока 5 временной коммутации параллельно р-бит канальной информации поступают на вход блока 6 пространственной коммутации. С выхода его параллельно р-бит канальной информации поступают на . вход блока 7 исходящих запоминающих устройств. Блок 7 исходящих запоминающих устройств (см, фиг. 4) имеет р памятей 20, каждая память разделена на две памяти, а и в, емкостью п Х т, где и - число трактов, а гп - число каналов в тракте. Памяти 20, а и в, работают поочередно, как и памяти 9, 15. Очередность работ определяется сигналами " (1) и ,(1). В момент записи на вход блока 7 исходящих запоминающих устройств параллельно поступает канальная информация р-бит. На адресные входы памятей 20, а и в, через мультиплексоры 21 и 22 поступают команды с блока адресных распределителей, р-бит каналов 1-го тракта записываются в первую память, р-бит каналов п-го тракта - в р-память. Считывание происходит циклически, при этом на адресные входы памятей через мультиплексоры 21 и 22 поступают сигналы с многотактного генератора. Возбуждаются все ячейки р-бит, и в течении временного интервала В (1) последовательно считываются все р бит одного канала, в интервале В(1) - р бит другого канала, а в интервале В(1) - р бит т-го канала. Временные интервалы В (1), В (1),В(1) поступают с многотактного генератора на адресные входы памятей через мультиплексоры 21 и 22. Мультиплексоры 23 и 24 под управлением сигналов 13,(1),1.1 (1) с многотактного генератора 2 формируют п-выходные цифровые тракты./ 5 1 Е 1 .10 п зе 33 40 Устройство для коммутации цифровых каналов, содержащее блок управления, многотактный генератор, адресный распределитель, блок временной коммутации, блок пространственной коммутации, блок входящих запоминающих устройств, блок исходящих запоминающих устройств,. при этом выход многотактного генератора соединен с тактирующим входом адресного распределителя, блока временной коммутации, блока пространственной коммутации, блока входящих запоминающих устройств и блока исходящих запоминающих устройств, выходы блока временной коммутации соединены с соответствующими информационными входами блока пространственной коммутации, выход которого соединен с информационными входами блока исходящих запоминающих устройств, а выход блока управления соединен с входом адресного распределителя, первый выход которого подключен к управляющему входу блока пространственной коммутации, а второй - к управляющему входу блока временной коммутации, отличающееся тем, что, с целью увеличения пропускной способности, в него введен дополнительный блок пространственной коммутации, информационные входы которого соединены с соответствующими выходами блока входящих запоминающих устройств, а выход - со входами блока временной коммутации, причем третий выход адресного распределителя соединен с управляющим входом блока входящих запоминающих устройств, четвертый выход адресного распределителя соединен с управляющим входом блока исходящих запоминающих устройств, а пятый выход адресного распределителя соединен с управляющим входом дополнительного блока пространственной коммутации, при этом выход многотактного генератора соединен также с тактирующим входом дополнительного блока пространственной коммутации. Источники информации,принятые во внимание при экспертизе1. Патент США4009349, кл. 179/15 А,1976.768002 1 г Фиг ПИ Государпо делам из 13035, Москва, Ж лиал ППП Патент твенного комитета С бретений и открыти- 35, Раушская на 6.,г. Уж город, ул. Пр