Устройство для моделирования нейрона

ва ге. щь 4 юеСа бмиатФка МЬ Апо делам изобретений и открытий(72) Авторы изобретения А. В. Каляев, Ю. В. Чернухин и Г. А. Галуев Таганрогский радиотехнический институт им, В. Д. Калмыкова(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА Изобретение относится к области бионики и вычислительной техники и может быть использовано. в качестве элементанейронных сетей для моделирования биологических процессов, . в устройствах распознавания образов, а также в качестве элемента структур, предназначенных для решения систем обыкновенных дифференциальных уравнений, систем алгебраических уравнений, задач исследования операции, краевых задач теории поля.0 Известна модель нейрона, содержащаяблоков изменения синаптических весов, первые входы которых являются входами устройства, выходы которых соединены со входами сум.15 матора, схемы управления величиной порога пластического нейрона, блок сравнения уровня пластического нейрона, блок сравнения уровня ритмической активности и блок усиления 111.К недостаткам известного решения относят. ся малая точность моделирования и ограниченные функциональные возможности.Наиболее близким техническим решением к изобретению является устройство для моделиров ания нейронов, содержащее И блоковизменения синаптических весов, первые входыкоторых являются входами устройства, а выходы соединены с входами первого сумматора, выходом подключенного к первому входупервого цифрового интегратора, выход которого соединен с первым входом второго сумматора, выходом подключенного к второмувходу второго цифрового интегратора, выходкоторого соединен с первыми входами третьего и четвертого цифровых интеграторов; вы.ход третьего цифрового интегратора являетсявыходом устройства, выход четвертого цифро.вого интегратора подключен к второму входувторого сумматора, к третьему входу которого подсоединен выход пятого цифровогоинтегратора, первый вход которого и первыйвход второго цифрового интегратора подклю.чены к одному управляющему входу устрой.ства; вторые входы т 1 блоков изменениясинаптических весов и вторые входы первого,третьего, четвертого и пятого цифровых ин..теграторов соединены с другими управляющи.ми входами устройства соответственно 121.Процессы, происходящие в этом устройстве, . описываются следующей системой уравнения:НЧ 3 =.-АУ Ч 1+Ь Е 7( У чЬ-вч1+44Ъ15 ЬЬв 1,1+4) " 1 уЬ 1 ч 1Ю где с - значение длительности временногосуммирования;- значение временной суммы, полу 1ченной в предыдущем шаге;ЬА - приращение независимой переменной;- вес пространственного суммирования;- синаптические веса;1- входные воздействия;41Я - значение порога;( - значение веса выходной величины.Из уравнений (1) видно, что величйна поро. га О в этом устройстве является заданной константой и не зависит от состояния нейро. ноподобного элемента в данный момент времени;Кроме того, из системы (1) можно записать следующее равенство:И иРЕТ у;1 ч - Е ГТ 3 у 3,чР 1 3 И 1 3 3Иэ выражения (2) следует, что нет необходимости иметь цифровой интегратор, в котором осуществляется умножение величины йЕ 3"1 Ч 1. на коэффициент р . Козф.(фициент Р можно учесть при задании синаптических весов в блоках моделированных синаптических весов.Недостаткомустройства является невысо. кая точность моделирования,Цель изобретения - увеличение точности моделирования и упрощение конструкции.УКазанная цель достигается тем, что в устройстве для моделирования нейрона, содержащем г 1 блоков изменения синаптических весов, первые входы которых являются входами устройства, а выходы подключены к входам сумматора, первый цифровой интегратор, выход второго цифрового интегратора подключен к первым входам третьего и четвертого цифровых интеграторов, первые входы второго и пятого цифровых интеграторов - к одному управляющему входу устройства, вторые входы г 1 блоков изменения синаптических весов, третьего, четвертого ипятого цифровых интеграторов и первый вход первого цифрового интегратЬра" подключены к другим управляющим входам устройства соответ 767788ственно, выходы четвертого и пятого цифровых интеграторов подключены к (11 +1) -муи (11 +2)-му входам сумматора соответственно, выход которого соединен с третьим входом второго цифрового интегратора, четвертый вход которого подключен к выходу первого цифрового интегратора, второй вход которого соединен с выходом третьего цифрового интегратора, второй вход второго цифро.10 вого интегратора подключен к входу записиустройства,Структурная схема устройства для моделирования нейрона представлена на чертеже.Устройство содержит входы 1 А в 1 , каждый из которых может быть как возбуждающим, так и тормозящим; Ь блоков 24 - 211изменения синаптических весов, выполненныхв виде цифровых интеграторовуправляющие:входы 3 - 31 подключенные к входам подынтегральных функций, служащих для записи20начальных условий (вторые входы) цифровыхинтеграторов 21 - 2 1, , сумматор 4; первыйцифровой интегратор 5, второй вход которогоподключен к входу 6, управляющему измене 25нием значения параметра рефракторности определяющего числа импульсов на входе устройства; второй цифровой интегратор 7, вторымвходом подключенный к входу 8 записи,служащему для записи в регистр подынтеграль.ной функции интегратора 7 максимального30отрицательного числа для обеспечения рефракторности; третий цифровой интегратор 9, представляющий собой выходной блок, реализующий пороговый эффект, вход 10 которогоподключен к второму входу интегратора 935и управляет изменением веса выходной величины; четвертый цифровой интегратор 11, второй вход которого подключен к входу 12,. управляющему изменением длительности временного суммирования, которая определяет40 одновременно и длительность периода рефракторности; пятый цифровой интегратор 13, вход14 которого подключен к входам переменныхинтегрирования (первые входы) интеграторов,7 и 13 и управляет изменением значения независимой переменной, а вход 15 соединенс вторым входом интегратора 13 и управляетизменением значения порога.Для задания режима функционированияустройства на его управляющие входы 3,1 - 31,506, 10, 12, 15, подключенные к входам регистров подынтегральных функций (служащие длязаписи начальных условий) цифровых интеграторов 21 - 211,5, 9, 11 и 13 подаются соответ 55ствующие значения синаптических весов, параметра рефракторности, веса выходной величины, параметра, определяющего длительностьвременного суммирования и порога, которыезаписываются и хранятся в регистрах подын767788 тегральных функций соответствующих интеграторов, после чего на вход 14 подаются значения приращений независимой переменнои. Сэтого момента устройство готово к приемуГвходных сигналов, поступающих с выходов 5других элементов, объединенных с даннымэлементом в нейронолодобную сеть, либо отдатчиков информации. моделирующих рецепторных нейроны.Входные сигналы через входы 11 - 11, уст- Оройства поступают на входы т 1 ерсменных ин.тегрирования (первые входы) цифровых ин.теграторов 24-21,в которых умножаются насоответствующие значения синаптических весов,которые хранятсяв регистрах подынтегральныхфункций этих блоков, Полученные произведения с выходов цифровых интеграторов 21 - 21,поступают на первые И входов сумматора 4,на (И+2)-й вход которого с выхода интегратора 13 подается произведение значений порога20и независимой переменной, причем значениепорога хранится в регистре подынтегральнойфункции интегратора 13, а значение независимой перемеш 1 ой поступает со входа 14, В этотже момент времени значение результата времен.25ного суммирования, полученное на предыдущемшаге (на первом шаге оно равно нулю) и хранящееся в регистре подынтегральной функцииинтегратора 7, умножается в нем на значение неэа.висимой переменной (задаваемоесо входа 14) и. 30поступает на вход переменной интегрированияцифрового интегратора 11, в котором дополнительно умножается на значение длительйости временно.(И+1) и вход сумматора 4. Результат времен35ного суммирования, полученный на данномшаге в. сумматоре 4, поступает на вход приращения подинтегральной функции (третий вход)интегратора 7, в котором суммируется. со зна 46чениея временной суммы, полученной на преды.душем шаге,После суммирования значение временнойсуммы в следующем шаге умножается наприращение независимой переменной, Получен.ное произведение с выхода интегратора 7 посту.пает на вход переменной интегрирования ин.тегратора 9, в котором умножается на значениевеса выходной величины, хранящееся в регист.ре подынтегральной функции этого интегратора, и полученное произведение сравниваетсяс нулем. Если произведение отрицательное, сиг.нал на выходе устройства отсутствует, Еслизто произведение больше нуля, то на вь 1 ходеустройства появляется выходной сигнал в видепоследовательности импульсов, частота которыхпропорциональна этому произведению. Числоимпульсов в этой последовательности опреде.ляется значением параметра рефракторности,6так как выходной сигнал, кроме того, посту. пает на вход переменной интегрирования ин. тегратора 5, в котором умножается на значение параметра рефракторности, хранящееся в регистре подынтегральной функции этого интегратора. После этого на выходе интеграто. ра 5 появляется последовательность импульсов, частота следования которых пропорциональна полученному в этом интеграторе произведению.,Первый импульс на этой последовательностй поступает на специальный управляющий вход (четвертый вход) интегратора 7. В момент прихода этого импульса на управляющий вход интегратора 7, вход йрирашения подынтеграль. . ной функции (третий вход) этого интегратора закрывается, а вход для записи начальных эна. чений подынтегральной функции (второй вход) . открывается и в регистр подынтегральной функции интегратора 7 по специальному управ ляющему входу 8 записывается максимальное отрицательное число, В этот же момент времени сигнал на выходе устройства исчезает, так как теперь произведение, получаемое и интегра. торе 9, будет отрицательным.Таким образом, момент появления первого импульса на выходе интегратора 5 определяет момент появления последнего импульса в выходной импульсной последовательности устройства, Если теперь на входы устройства сигна. лы не поступают, то временной сумматор, включающий в себя интеграторы 7, 11 и сумматор 4, будет отрабатывать со скоростью, определяемой величиной длительности временного суммирования, это максимальное .отрицательное значение до тех пор, пока оно не станет равным значению начального порога, Если же сигналы на входы устройства продолжают поступать, то временной сумматор отрабатывает это зна. чение до тех пор, пока оно не станет равным величине разности между суммарным входным воздействием и значением порога, Если значение этой разности положительное, то на вь 1- ходе устройства опять появляется сигнал, Временной интервал между появлением двух . соседних выходных сигналов будет моделировать период рефракторности нейрона. Таким образом выходная характеристика моделинейрона на интервале времени значительно большем, чем длительность временного суммирования, будет представлять собой периодически появляющиеся импульсные последовательности (частота которых определяется величиной превышения суммарного воздействия значения порога), чередующиеся с периодами рефрактор. ности, что очень близко к работе реального нейрона, В таком режиме нейроноподобный элемент работает в том случае, когда значение параметра рефракторностй лежит в интервалеот нуля до единицы. Еслизначение-параметра рефракторности равно нулю, то согласно выражениям (1) м (2) алгоритм работы элемен. та описывается следующей системой управлений:5 10 из которой путем задания соответствующихзначений параметров с,и ч т, можнополучить все режимы функционирования,Таким образом, используемая новая совокуп.ность отличительных признаковф выгодно отли.чает устройство от прототипа, так как, во.первых, исключение цифрового интегратора,служащего для умножения суммарного входйоИго сигнала 2; х ч с 1 на коэффициент1,1 15 20 30 Формула изобретения Устройство для моделирования нейрона, содержащее Х 1 блоков изменения синаптичес/Ь , из известного устройство позволяет объе.динить первый и второй сумматоры в одинсумматор и тем самым упростить его конструк.цию; во вторых, использование этого же интегратора для моделирования периода рефрак.торности позволяет при том же количествеинтеграторов повысить точность моделированияизвестного устройства. ких весов, первые входы которых являютсявходами устройства, а выходы соединены си входами сумматора, первый цифровой ин.тегратор, выход второго цифрового интегратора подключен к первым входам третьего ичетвертого цифровых интеграторов, первыевходы второго и пятого цифровых интеграто.ров соединены с одним управляющим входомустройства, вторые входы 11 блоков изменения синаптических весов, третьего, четвертогои пятого цифровых интеграторов и первыйвход первого цифрового интегратора подключены кдругим управляющим входам устройства соответственно, выход третьего цифровогоинтегратора является выходом устройства,о т л и ч а ю щ е е с я,тем, что, с цельюувеличения точности моделирования и упрощения конструкции, выходы четвертого и пятогоцифровых интеграторов подключены к(г 1+1)-му и (И+2) -му входам сумматорасоответственно, выход которого соединен стретьим входом второго цифрового интегратора, четвертый вход которого подключен квыходу первого цифрового интегратора, второйвход которого соединен с выходом третьегоцифрового интегратора, второй вход второгоцифрового интегратора подключен к входузаписи устройства.Источники информациипринятые во внимание при экспертизе1, Авторское свидетельство. СССР У 211168,кл. 6 06 6 7/60, 1966.2. Авторское свидетельство СССР по заявкеИф 2490145/18-24, кл. б ОЕ 6 7/60, 1977"Пат 4 лиал П Тираж 751ПВНИИПИ Государственного комитета СССРпо делам иаобретений и открытий113035, Москва, Ж - 35, Раушская наб д. 4/5