Генератор псевдослучайных кодов

72 ор А. Даниленко и Ю. М. Корбаш зобпетения явнтель ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ КО Изобретение относной технике и можетдля выработки случайлизированных устройтехники.Одним иэ извести ится кбытьиых ктвах попученигенера с стр вычислитель- рующую схему, входы которой соединеныиспользовано с выходами множества ГСЧ 2 .одов в спепиа- Недостатком данного устройства являетвычислительной ся то, что длина формируемой последовательности ограничена общей разрядностьюых устройств для применения ГСЧ.я псевдослучайных кодов является Наиболее близким по технической сущтор случайных чисел ГСЧ, содержащий ности и достигаемому положительному эфгенератор тактов, датчик равномерно рас- факту в данному изобретению является гвпределенных случайных чисел, лифровую нератор псевдослучайных кодов, состоящий1 фсхему сравнения, блок памкти, специали- из основного регистра, выходного регистэированиый дешифратор, регистр форьвфро-. Ра, адресного регистра, блока памяти, аания случайного числа, входные и выход- двух суммирующих регжтров и промежуточ ные вентили. ного регистра. Соответствующие выходыНедостатком данного устройства явля-, основного регистра соединены со входами ется то, что длина формируемой последо- адресного регистра, выходного регистра а вательности ограничена, емкостью слов входом второго суммирующего регистра. записанных в блок памяти ЯВход блока памяти соединен с выходомДругим устройством для получения адресного регистра, а выход со входом п евдослучайных кодов является генератор первого суммирующего регистра. Входы случайных цельс чисел, содЬРжащий мно промежуточного регистра соединены с вьэжество ГСЧ, построенных на сдвиговых ходами первого и второго суммирующих регистрах, генераторсинхроимпульсов, со- реги ов, а выход со входом основного единенный со множеством ГСЧ, и сумин- регистра 3 .Недостатком известного устройства яв ляется то, что длина формируемой последовательности ограничена емкостью применяемого блока памяти.Цель изобретения - расширение функ 5 ционвльных возможностей генератора за счет увеличения длины периода формируемой последовательности.Дпя достижения поставленной цели в/ 1 О генератор псевдослучайных кодов, содержащий блок памяти, регистр памяти, регистр адреса, блок управления, введены регистр кода, преобразователь ода, датчик случайных чисел и распределитель, первый и второй входы которого соедине 15 ны соответственно с выходом блока памяти и с первым выходом датчика случайных1чисел, второй выход которого соединен с первым входом преобразователя кода, второй вход которого соединен с выходом20 распределителя, первый выход преобразователя кода соединен со входом регистра памяти, а второй, третий и четвертый выходы преобразователя кода соединены25 соответственно со входами регистра кода, регистра адреса и блока управления, выРходы которых соединены с первым, вторым и третьим входами блока памяти соответственно. 30На фиг. 1 приведена блок-схема генератора; на фиг. 2 - пример реализации преобразователя кода.Генератор содержит регистр 1 памяти,регистр 2 кода, регистр 3 адреса, блок 4 З 5 управления, входы которых соединены свыходами преобразователя 5 кода, входы которого соединены с выходами датчика 6случайных чисел (ДСЧ) и распределителя7, входы которого соединены с выходами 4 е датчика 6 случайных чисел и блока 8 памяти, входы которого соединены с выходами регистров 2 и 3 и блока 4 управления.Распределитель 7 кода состоит,из элементов 9-20 ИЛИ, элементов 21-.44 И и 45элемента 45 НЕ. Первые входы элементов 21, 23, 25, 27, 29, 31, 33, 35, 37,39, 41 и 43 И соединены со входами элемента 45 НЕ, вторые - с соответствующими шинами входных разрядов, а выходы - о соответствующими входами элементов 9-2 С ИЛИ. Первые входы элементов 22,24,26, 28,30,32,34,36,38,40,42 и 44 И соединены с выходом элемента 45 НЕ, вторыес соответствующими шинами входных разря- дов, а выходы с соответствующими входами выходнйх элементов 9-20 ИЛИ.Принцип работы генератора основан на том, что увеличение длины формируемой последоввтельности достигается не зв счет нарашивания оборудования, а эа счет случайного обновления содержимого блока памяти.Генератор работает следующим образом, После включения гейератора, на датчик 6 заносят исходный код и производят пускпри этом анализируется блок 4 и устанавливается соответствующий режим работы блока 8 памяти. Если режим работы генератора есть Запись в блок памяти", то в ячейку блока памяти по адресу, хранящемуся в регистре 3, заносится информация с регистра 2, а на преобразс ватель 5 йоступает код только с датчика 6, который преобраэовывается и передаемся на регистр 1, Кроме того, преобразованная информация или ее часть заносится соответственно на регистры 2 и 3, а также в блок 4 управления, который определяет режим работы устройства в следующем цикле. Если режим работы устройства есть "Считывание иэ блока памяти", то информация на преобразователь 5 поступает не только с датчика 6, а также нз соответствующей ячейки блока памяти, адрес которойхранится на регистре 3, преобразовывается и поступает на выходной регистр 1. Кроме того, преобразованная информация или ее часть заносится соответственно на регистры 2 и 3, а также в блок 4, который определяет режим работы устройства . в следующем цикле. Преобразователь 5 может выполнять любые функции преобразования информации, например, суммирование по под 2 предыдущего кода с кодами, поступающими с датчика и иэ блока 8 памяти вДля увеличения длины формируемой последоватвпьности необходимо, чтобы коды на регистрах 2 и 4 и в бпоке 4 были взаимонезависимы, так какв противном случае в информации, записываемой в блок 8, будет всегда присутствовать код адреса, что существенно снижает общее число состояний блока 8. В связи с этим разрядность датчика 6 равна сумме разрядностей, регистров 2 и 3 и блока 4, в для "расширения" разрядной сетки блока 8 применен распределитель 7, который перемешивает информацию, считываемую из блока 8, в соответствии со значением выбранного (одного, или нескольких) разряда датчика 6.. В табл 1 показана зависимость выходных разрядов распределителя 7 от входных разрядов при "нулевом состоянии выбранного разряда датчика 6, В табл. 25 746646 6 показана зависимость выходных разрядов "единичном состоянии выбранного разря распределителя 7 от входных разрядов при да датчика 6, Таблица 1 бли БП л троения одтеля 7 покагд Принципиальная схема пос тельности для каждого состояния еного из примеров распредели жит в пределах .эана на фигуре 2. м-м "Одним из основных критерию при оцен- к+го-ь ке статистических свойств вырабатываемой Так как МЪ, нв вы оде пр предлагаемым устройством последователь- обраэователя будет осуществлен полный ности является ее периодичность . длина перебор всех кодов, а, следовательно, бупериода лежит в интервале, верхняя грани- дутперебраны все состояния ВП, ВП име ца которого равна общему числу состояний ет 2состояний. Таким образом, длиЮ 2 опредлагаемого устройства:иа периода формируемой последоввтепьносП с,ФК+1 т+рти лежит в пределах:о.Е о+к+ +ое; 14 - длина последовательности, выра- м ") тбатываемой ДСЧ ( 1 2 кффф), Из этого выражения видно, что верхняяй - .разрядность БПЧРг) граница формируемой последовательности- количество слов, хранимьаг в БП совпадает с обшим числом состояний пред( 2 п),лагаемого устройства, в нижняя границат- разрядность адресной части БП близка к общему числу состояний предла(АРг), гаемого устройства. Твк, например,лрик - разрядность регистра характераприменении шестнадцатиразрядного БП наобращений. 256 чисел, имеющего двв режима работыПри оценке нижней границы необходимо (считыванием или запись ) и, если в учесть, что длина формируемой последова- качестве ДСЧ используется сдвиговый ре46 8регистр адреса, блок управления, о т л ич а ю щ и й с я тем, что, с целью расширения функциональных возможностей генератора за счет увеличения длины периода генерируемой последовательности, он содержит регистр кода, преобразователь кода, датчик сЛучайных чисел и распределитель, первый и второй входы которого соединены соответственно с выходом блока памяти и с первым выходом датчика случайных чисвп, второй выход которого соединен с первым входом преобразователя кода, второй вход которого соединен с выходом распределителя, первый выход преобразователя кода соединен со входом регистра памяти, а второй, третий и четвертый выходы преобразователя кода соединены соответственно со входами регистра кода, регистра адреса и блока управления, выходы которых соединены с первым, вторым и третьим входами блока памяти соответственно. л+в+ла лб ияЯ.4 М%л+а+лс ла ыв+л+ лб+ Э т,е.ллиус л 4 лилМС 2Как видно иэ приведенного примера, верхняя и нижняя границы отличаются не 1 Ю значительно. Таким образом, даже нижняя граница формируемой последовательности близка,к общему числу состояний предлагаемого устройства.Следует отметить также то,что после расширения и перемешивания коды из . БПсуммируются по той 2 с кодами с ДСЧ, что позволяет получать последовательность, составляющие элементы которой принимают значения фО и ф 1 ф независимо. от величины смешения кода б (при дО ), Е а это существенно улучшает статистические свойства формируемой последоват еаьности.Таким образом, использование предлагаемого устройства позволит на простом обь рудовании получать последовательности практически неограниченной длины с улуч ц 1 енными статистическими характеристиками, формула изобретенияГенератор псевдослучайных кодов, со- й держащий блок памяти, регИстр памяти,( 77466гистр максимальной длины, верхняя инижняя границы лежат в пределах Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ; 378826 кл. 6 06 Г 1 Ю 2 ф 1973.2. Патент США % 3761696,кл. 236-152, 1973.