Ассоциативное запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 744728 Союз СоветскихСоциалистическихРеспублик 61) Дополиитель к авт. 22) Заявлено 15.06.77 (21) 2496942/18-24(51) М. Кл 611 С 5/ явки-соединением Приоритет -сударстевекык комитет СССР 30.06.8 ллетень 2 Опубликован Дата опубли УДК 681.327.6(088,8) о делом изобретений и открытий исания 05.07.8 вани 72) Авторы изобретения Е. И. Ильяшенко и В. ф к чной н технической и сесоюзный инстит ормации 1) Заявител 54) АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЯСТВО Изобретение относится к области запоминающих устройств.Известны ассоциативные запоминающие устройства 11 и 31.Известны ассоциативные запоминающие устройства (АЗУ); содержащие матрицу многоразрядных запоминающих элементов, формирователи опросного тока, регистры и детекторы 1..В этих устройствах запоминающие элементы помимо собственно функции запо. минания должны выполнять функцию Неравнозначность (или Равнозначность) над хранимой и опросной информацией. Это значительно усложняет запоминающйй эле. мент, и следовательно, все устройство и приводит к большим аппаратурным затратам, прн которых использование таких АЗУ; особенно большого объема, становится экономически невыгодным.Из известных устройств наиболее близким техническим решением к данному изобретению, является ассоциативное запоминающее устройство, содержащее регйстрй, выходы которых соединены с соответствующими входамн элементов ИЛИ, выходы одних из которых подключены ко входам де,г2шифратора, запоминающие элементы, выходы которых соединень 1 со входами соответствующих детекторов 21.е: Недостатком этого устройства являетсябольшое количество выходных шнн дешифра.тора (при большой емкости устройства), а также значительные аппаратурные затраты и сложность самого дешифратора с большим количеством выходных шин, что также снижает быстродействие устройства и препятствует построению АЗУ большого объема.1 О Цель изобретения - - увеличение инфор.мационной емкости и упрощение устройства.Поставленная цель достигается тем, чтоустройство содержит дополнительные дешифраторы и элементы И по числу запоминающих элементов, входы которых подключены т соответственно к выходам дешифраторов, выходы элементов И подключены ко входам .соответствующих запоминающих элементов, входы дополнительных дешифраторов подключены к выходам других элементов ИЛИ.На фиг. 1 изображена блок-схема предложенного АЗУ, например емкостью 16 4-раз.рядйых двоичных чисел, для и = 1, где и - число дополнительных дещйфраторов; на фиг. 2 а показано выполнение запоминающе.744728 3го элемента для постояйцого запоминающегоустройства (АЗУ); на фиг. 2 б - то жедля полуиостояцного запоминающего устройства (ДПЗУ); на фиг. 2 в- . то же,для оперативного запомицающего устройства (ОЗУ); на фиг. 2 г - один из возможных вариантов за поминающего элементадля ОЗУ.,Устройство содержит (фиг. 1) регистр 1,иСпользуемый в качестве опросного, регистр 2, являющийся маскирующим, группы элементов 3 и 4 ИЛИ, двшифратор 5, дополцительцый дешифратор 6, элементы 7 И,запоминающие элементы 8, детекторы 9,блок0 управления, горизонтальные 11 ивертикальные 12 координатные шины.Нулевые выходы регистров 1 и 2 соединены с одними входами элементов 3 и 4 ИЛИ,13другие входы элементов 3 и 4 ИЛИ соединены соответственно с нулевыми И "едййичными выходами регистров 1 и 2, Выходыэлементов 3 ИЛИ соединены соответственнос нулевыми входами дешифраторови 6, 29а выходы элементов 4 ИЛИ подключенысоответственно к единичным входам дешифраторов 5 и 6, Входы элементов И подключены соответственно к координатным шинам 11 и 12, соединенным с соответствующими выходами дешифраторов 5 и 6, выходы элементов 7 И подключены ко входамсоответствующих запоминающихэлементов 8,В предлагаемом устройстве факт записилюбого 4-разрядного двоичного кода ото- зеждествляется с установкой, например, в единичное состояние соответствующего запоминающего элемента 5.В зависимости от требований к частотеи продолжительности времени записи запоминающий элемент 5 может быть вЬполнец различными способами,Если в устройстве допустима однократная запись (Г 13 У), то запоминающий элемент 5 может быть выполнен в виде усилительного элемента, либо просто" йеГемычки46соединяющей выход элемента 7 И со входомсоответствующего детектора 9 (в последнемслучае факт отсутствия записи может быть .представлен "отсутствием соответствующегоэлемента 7 И и детектора 9) .Если в устройстве допустимы сравнитель фно редкая н медленная перезапись информации (ПЗУ), то запоминающий элемент 8может быть выполнен в виде ключа 3, двавыхода которого, соответствующие счи 1 ыванию и записи, соединены со входами собственного элемента 14 памяти (фиг. 2 б).36Если в устройстве требуется оперативная перезапись информации (ОЗУ), то вэтом случае ключ3 может иметь три выхода соответственно для записи, считыванияи избирательного стирания информации Б(фиг. 2 и), либо ключ 13 может иметь двавыхода (одиндля записи, другой - длясчитьвацця и избирательного стирания информации), а элемент памяти выполнен состоящим из триггера 15 и элемента 16 задержки (фиг. 2 г). В последнем случае стирающий импульс, поступающий на триггер,должен иметь длительность, превышающуювремя задержки в элементе 16 задержки, -Ключ 3 (фиг, 26, в) управляется от блока1 О, который может также быть использован.и для стирания всей и н форм а ции в АЗУ.Рассмотрим работу устройства в предположении, что его запоминающие элементывыполнены по схеме, изображенной на фиг, 2.Устройство может работать в четырехрежимах: записи информации, общего стирания информации, избирательного стирания информации и поиска информации,При этом предполагается, что все триг.геры установлены первоначально в нулевоесостояние.Режим записи информации. В этом режиме в регистр 1 йбступает код числа, которое необходимо записать, а в регистр 2 -код 1111 (т. е, содержащий все единицы).В соответствии с этим кодом возбуждаютодин из выходов дешифратора 5 и один из.выходов дешифратора 6. На выходе элемента И, оба входа которого подключены к возбужденным выходам дешифраторов 5 и 6,появляется импульс, который через ключ 13,управляемый блоком 10, поступает на вход17 триггера 15 и устанавливает его в единичное состояние.Режим общего стирания информации. Вэтом режиме на входы 18 всех триггеров 5из блока 10 поступает импульс, устанавливающий триггеры 15 в нулевое состояние.Режим избирательного стирания информации. Этот режим отличается от режимазаписи тем, что с выхода ключа3 импульспоступает на вход 19 выбранного триггера 5и устанавливает его в нулевое состояние,При этом длительность импульса, поступающего на триггер 10 от ключа 8, должнабыть больше времени задержки элемента 16.Режим поиска информации. Целью поиска является выяснение факта записи в устройстве любого числа или некоторого под.множества чисел из множества, состоящегоизчисел О, 1, 2, , 14, 15 (0000, 0001, .,111 0,111 в двоичном коде), В соответствии с этимрассмотрим 2 случая поиска.Первый случай. В этом случае требуется выяснить, записано ли в АЗУ, какое-либоконкретное число из множества чисел 0,114, 15,На регистр 1 поступает двоичный кодэтого числа, который используется в качестве поискового образа, а на регистр 2 - код1111 (т. е. состоящий из всех единиц).Как и в режиме записи, на выходе един.ственного элемента 7 И, соответствующегокоду поискового образа, появляется импульс,который через ключ 3 поступает иа вход 19соответствующего триггера 15. Если триггер 15 находится в единичном состоянии,что соответствует записи кода искомого числа в АЗУ, то он переключается в нулевоесостояние. Импульс, появляющийся на вы ходе 20 триггера 15, используется для переключения соответствуюп 1 его детектора 9 вединичное состояние (перед началом поискавсе детекторы 9 устанавливаются в нулевоесостояние) и возврата вединичное состояниетриггера 15 (через элемент 11 задержки).Если триггер 15 находится в нулевом состоянии, что соответствует отсутствию записи кода искомого числа в АЗУ, то он 1 оне изменяет своего состояния, поэтому неизменяет своего состояния и детектор 9, связанный с этим триггером 15 (ни один издетекторов 9 не изменяет своего состояния).Второй случай. В этом случае требуетсявыяснить, записаны ли в АЗУ какие-либо13числа, часть разрядов которых совпадаетс кодом числа, представляющего поисковыйобраз и входящего в множество чисел0,114,15,Пусть конкретно требуется выяснить, записаны ли в АЗУ числа, совпадающие с кодом поискового образа во всех разрядах,кроме, например, младшего (младший разряд считается замаскированным).На регистр 1 поступает код поисковогообраза, а на регистр 2 - код 1110 (т. е. со- фстоящий из единиц во всех разрядах, кромезамаскированного). В этом случае возбуждается один выход дешифратора 5 и два выхода дешифратора 6. На выходе двух элементов 7 И, оба входа которых связаныс координатными шинами 11 и 12, соединенными с возбужденными выходами дешифраторов 5 и 6, появляются импульсы (в общем случае при маскировании т разрядовкода поискового образа; где 0 а 4 появляется импульс на выходе элементов 7 И 35устройства (фиг. 1). Далее работа устройства подобна работе в режиме поиска (первый слуцай) с тем лишь отличием, что возможно переключение двух триггеров 15 исоответственно установление в единичное состояние стольких же детекторов 9. Обнару-,жение детекторов, установленных в единичное состояние, выполняется известными способами 131., В предлагаемом устройстве значительно сокращены аппаратурные затраты на де. шифрирование (при одной и той же емкости АЗУ), а также существенно умень. шено количество дешифраторных шин. Для предложенного АЗУ, хранящего 16-разрядные числа и соответственно емкостью 2 ф чисел, колицество дешифраторных шин уменьшается по сравнению с известным (прн п = 1) в 256 раз.Уменьшение количества шин имеет важное значение при выполнении предложенного устройства на интегральных схемах. формула изобретенияАссоциативное запоминающее устройство,содержащее регистры, выходь 1 которых соединены соответственно со входами элементов ИЛИ, выходы олних иэ кото)ых подключены ко входамдешифратора, запоминающие элементы, выхолы которых соединенысо входами соответствующих детекторов, отличаюиееся тем, цто, с целью увеличенияинформационной емкости и упрощения уст.ройства, оно содержит дополнительные ле-,шифраторы и элементы И по числу запоминающих элементов, причем входы элементов И подключены соответственно к выходам дешифраторов, выходы - ко входамсоответствующих запоминающих элементов,входы дополнительных лешифраторов подключены к выхолам других элементов ИЛИ.Источники информации,принятые во внимание при экспертизе1, Крайзмер Л. П. и лр. Ассоциативныезапоминающие устройства. Л Энергия,1957, с. 32 - 37.2, Авторское свилетельство СССР по заявке2430439/24, кл, 61 С5/00, 16,12.76.3. Ильяшенко Е. И., Рудаков В. Ф. Ассоциативные запоминающие устройства намаГнитных элементах. М., Энергия,1975,с. 45 - 51 (прототип).