Коммутируемый цифровой коррелятор

атнпатан,ОП ИСИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУОпубликовано 25.05,80. Бюллетень19 Дата опубликования описания 30,05.80(54) КОММУТИРУЕМЫЙ ЦИФРОВОЙ КОРРЕ.ПЯТОР Изобретение относится к специализированным средствам вычислительной техники, в частности к области цифровых систем связи и автоматической обработки данных, Оно может быть использовано5 при разработке цифровых телеметрических систем связи с использованием для с 1 тн.хронизацки кодов большей длины. Известен коррелятор на дискретных элементах, позволякший получить значе 10 ние автокорреляционной функции 111. Это устройство содержит схемы задания значений разрядов кодов, разрядные схемы совпадений (несовпадений), счетчики чис 15 ла совпадений (несовпадений) разрядов принимаемой кодовой комбинации с заданной кодовой комбинацией (КК). Быстродействуюши е корреляторы, используемые для синхронизации кодов большой длины20 и учитывающие степень искажения искомой КК, обладают большим аппаратурным обьемом, что обусловлено необходимостью проведения обработки каждой очередной 1 з-разрядной выборки текущего сигнала(где т 1 - длина КК),Наиболее близким к изобретениюявляется корреляционное устройство, содержащее регистр сдвига, вход которогосоединен с входом синхронизации коррелятора, а выходы подключены к входамдешифратора начального состояния, многовходовый элемент ИЛИ и т 1 -каналов, каждый из которых содержит первый счетчики элемент нерввнозначности, первый входкоторого соединен с входом коррелятора 2,Недостатком этого коррелятора является наличие т 1 каналов (в каждом каналесхема равнозначности, канальный счетчик,канальный дешифратор), занятых в большинстве случаев избыточным обсчетомвыборок текущего сигнала, не являющихся искомой КК.Целью изобретения является упрощениекоррвпятора,Достигается это тем, что в коррелятор введены счетчик циклов и в каждыйканал две группы элементов И, триггер, 73два дешифратора, регистр, элемент задержки, элемент ИЛИ, три элементе И, причем первый вход счетчике циклов соединен с ьходом синхронизации коррелятора, второй - с выходом дешифратора начального состояния, выходы счетчика циклов подключены соответственно к пер вым входам элементов И первой группы каждого канела и к первой группе соответствующих входов первого дешифратора каждого канала, вторая группа входов которого соединена с соответствующими выходами регистра и с входами втоосго дешифратора, выходы которого подключ ены к первым входам соответствующих элементов И второй группы, вторые входы которых соединены с соответствующими выходами регистра сдвига, выходы элементов И второй группы подключены к соответствующим входам элемента ИЛИ, выход которого соединен с вторым входом элементе неравнозначности, выход которого соединен с первым ьходом первого элемента И, выход которого подключен к первому входу первого счетчика, второй аход которого соединен с выходом первого дешифратора, с первым входом триггера и с соответствующим входом многоьходового элемента ИЛИ, второй аход триггере соединен с выходом первого счетчика, а третий подключен к выходу второго элемента И, первый выход триггера соединен с вторым входом первого элемента И, с первым входом третьего элементе И, и с ьходом элемента задержки, выход которого подключен к соответствующим входам первого дешифрвторе, второй выход триггера подключен к первому аходу второго элемента И и к вторым входам элементов И первой группы, вторые аходы второго и третьего элементов И соединены с аходом синхронизации коррелятора.В этом корреляторе можно выделить общую часть, представленную регистром сдвига с эталоном КК, обьединяюшим многоьходовым элементом ИЛИ, дешифратором начального состояния, е также вновь введенным счетчиком цикла, и коммутируемыми каналвмй обсчета, Такие каналы представляют собой автономно управляемые блоки, производящие фазироввние эталонной КК относительно обрабатываемой выборки текущего сигнала, вычисление инверсной автокорреляционной функции, регулирование очередности подключения канадов, Каждый из кеналов содержит функционально внало 10 20 25 30 35 40 45 50 55 с 4гичные прототипу счетчик и элемент неравнсзнечнсстир е тек)ке Вновь введенные регистр памяти состояния канала, первый дешифратор начале эталона КК, второй дешифратор конце обсчете, триггер, первую группу элементов И записи, вторую группу элементов И пропуска, три элемента И, элемент задержки и элемент ИЛИ.На чертеже представлена с.хемв предлагаемого коммутируемого цифрового коррелятора.Устройство содержит регистр сдвига 1 с дешифрвтором 2 начвльногс состояния, счетчик 3 цикла (к-рвзрядный счетчик емкостью М ), многовхсдсвсй ( М - входов) элемент ИЛИ 4 ( Ф - число каналов обсчета в корреляторе). В состав коррелятора ьходят также Э каналов обсчета, каждый из которых содержит к разрядный регистр 5 памяти состояния канала, первую группу элементов И 6 (К-злементсв) записи, дешифратор 7 нвчвлв эталона КК представляющий собой совокупность И к входсвых элементов, И, дешифратор 8 конца обсчета, представляющий собой совокупность к - двухаходовых элементов И, элемент И 9 пропуске 11 - ьходовый элемент ИЛИ 10, элемент неравнознечпссти 11, элемент И 12 обсчета, счетчик 13 (пороговый, емкостью е, где е - число допустимых искажений в искомых КК), тригтер 14 управления каналом, элемент И 15 блокировки, элемент И 16 прохода, элемент 17 задержки (время задержки 1 ф-И тактов текущего сигнала).Вход ксльцевого регистра сдвига 1, счетчика цикле 3, в также первые входы элементов И 15 и И 16 первого из каналов обсчете коррелятора связаны с входом 18 синхронизации коррелятора, синхронного с текушлм сигналом, 11 в разряднь)х выходов кольцевого регистра сдвига 1 заведены на дешифратор 2 начапьнсао состояния, а также нв первые входы соответствующих элементов И пропуска 9 каждого кенелв обсчета, на вторые входы которых поступает сигнал от дешифратора 7 начала этелона КК Выход дешифреторе начального состояния 2 связан с установочным входом счетчика циклов 3. Выходы к - разрядов счетчика цикла 3 заведены нв первую группу входов дешифрвторе 8 конца обсчета и на первые ьходы соответствующих элементов И 6 записи каждого канала обсчета, на вторые входы которых поступаетсигнал от триггера .14 упраьпения каналом. Этот же сигнал поступает на второй вход элемента И 15 блокировки. Разрядные выходы регистра 5 памяти состояния канала заведены на дешифратор 7 начала эталона КК и на вторую группу входов дешифратора 8 конца обсче. та, Выходы элементов И пропуска заведены на элемент ИЛИ, выход которого связан с вторым входом элемента нерав О нозначности 11. На первый его вход в каждом из каналов поступают по входной шине 19 посылки текущего сигнала. Выход элемента. неравнозначности 11 связан с первым входом элемента И 12 15 обсчета, на второй вход которого заведен сигнал от триггера 14 управления. Выход элемента И 12 обсчета связан с входом счетчика 13, выход которого заведен на первый вход триггера 14 управ 20 ления, на второй вход которого поступает сигнал о элемента И 15 блокировки, Выходы триггера 14 управления связаны также с вторым входом элемента И 16 прохода. и через элемент задержки 17-с 25 управляющим входом дешифратора 8 конца обсчета. Выход 20 элемента И 16 прохода заведен на первые входы элемента И 15 блокировки и элемента И 16 прохода следующего по структуре схемы 30 коррелятора канала обсчета. Выход дэшифратора 8 конца обсчета связан с первым входом триггера 14 управления, с установочным входом счетчика 13, а также с одним из Я входов элемента З 5 ИЛИ 4, выход 21 которого является вы; .ходом коррелятора.Коррелятор работает следующим образом. Перед началом работы в кольцевой регистр сдвига 1 записывается заданная 40 КК, которая впоследствии циркулирует синхронно с частотой текущего сигнала. Состояние данного регистра 1 считывается дешифратором 2 начального состояния, который выдает импульс в тот такт, когда первый разряд эталона КК занимает первый разряд регистра 1. Этот импульс используется для начальной установки счетчика циклов 3, Потенциальное состояние этого счетчика поразрядно считывает-% ся через элементы И .6 записи в регистры 5 памяти состояния канала. В каждом из каналов обсчета на элементы И 6 записи поступают потенциалы от триггера 14,управления таким образом, что 55 на работающем канале элементы И 6 блокируются, а на свободном элементе И 6 записи транслируют состояние счет 1 А 6чика цикла 3 в регистр 5 памяти состояния канала. Данный регистр связан с дешифратором 7 начала эталона КК, который на свободном канале с каждым гактом поочередно смешает разрешающийЪпотенциал на тот элемент И 9 пропуска, на котором присутствует первый разряд эталона КК, полученный с регистра 1. На работающем канале дешифратор 7 фиксирует разрешающий потенциал на период обсчета на том из элементов И 9 пропуска, на котором в начале работы канала присутствовал первый разряд эталона КК. В работающем канале этапон через открьггый элемент И 9, элемент ИЛИ 10 поступает поразрядно, начиная с первого разряда, на элемент неравнозначности 11, на который также постоянно заведен текущий сигнал по шине 19. Элемент 11 выдает счетный импульс при несовпадении разряда эталона КК с посылкой текущего сигнала.Счетные импульсы через открытый регистр 14 управления элемент И 12 обсчета поступают на пороговый счетчик13. В случае, когда счетчик 13 переполнился до истечения полного периодаобсчета ( й тактов), становится очевидным, что данная выборка из текущего сигнала не является. искомой КК либоэто КК, пораженная искажениями, число которых превысило допустимый пороге, При этом опрокидывается триггер 14 управления режимом кянвпа, и пороговый счетчик 13 обнуляется, Опрокидывание триггера 14 в данном случае означает переход канала обсчета в режим "свободен. При этом открываются элементы И 6 записи, закрывается элемент И 12 обсчета, а также блокируется дешифратор 8 конца обсчета. Дешифратор 8 выдает импульс, опрокидывающий триггер 14 управления в случае, когда по истечении полного периода обсчета не произошло переполнения порогового счетчика 13, т.е. выборка из текущего сигнала является искомой КК с допустимым числом. искажений либо является ее имитацией. Такой импульс дешифратор 8 выдает на И +1"-ом такте от начала периода обсчета, при этом опрокидывается триггер 14 управления,и канал переходит в режим свободен", обнуляется пороговый счетчик 13, е также через элементы ИЛИ 4 выдается сигнал "есть КК по шине 21, При переходе канала в режим занят" (период обсчета), что соогветствует обратному опрокидыванию7 7361 триггера 14, разрешаюц 1 ий потенциал от данного триггера на ден 1 ифрйтор 8 конца обсчета поступает 1 ерез элел(инты задеря(ки 17, чтобы не забиокировать начала периода обсчета.5Режим канада обсчета определяется состоянием триггера 14 управления:. Этот же триггер совместно с элементами И 15 и И 16 (эпределяет порядок занятия данного кйндлв в ряду из т 1 О каналов обсчета. Занятие свободного канада происходит от сигнала тактовой частоты, причем каждый посдедуюций, по построению схемы коррелятора, канйд имеет более низкий приорите. Имиуль% сы тактовой частоты поступают и; элементы И 15 и И 16 первого из 1"й канадов, Если данный канал занят, тс закрытый элемент И 15 блокировки п(эепятстВует воздействию тактОВОГО сиГнй О да па триггер 14 управления, й открытый элемент И 18 прохода пропускает этот сигнал ио шине 20 нв последукщие каналы. Если данный канал свобор(ен, то через открытый элемент И 15 бпо КИРОВКИ ТаКТОВЬГЙ ИМПУЛЬС ОИРОКИДЫВсаЕТ триггер 14 управления даннь 1 м канаполх и, в то же время, звкрьггый элемент И 16 прохода препятствует пропуску этого импульса на последующие канадь(, ЗО При изменении режима канала со сво- бодРН На Запив р СО,едаЮТСя уСЛОВИя дпя обсчета очередной выборки текуц(его С Игчссйлй СЛ ЕдуЮщи М СВО б ОДНЫМ Ка НИ 110 МеСокрйшение випаратурного обьема кор- З 5 редятора становится Возможным зй счет ускорения процесса обработки выборки (обсчет менее, чем за И тактов для боиьц 1 инства случаев) и иеоеключения освободивц:ихся каналов нд рабсту ис 40 новым ВыбоРкам текУщего ка 11 "лае УскорЕНИЕ ОбСЧЕтй дсетИГйЕтся ПутЕМ Выс(ИСЛЕНИЯ ИНВЕРСНОЙ ВВТОКОРОРЛЯЦИсЭпсЧОЙ функции, то есть подсчета числа несовпадений ири сравнении этае 10 нной КК и Вы45 борки тЕКуццЕГО СИГИада, И ИГЭЕКрйщЕНИЯ Ооработки данной выборки ири иревьшэнии числом зафиксирован 11 ых несовпадений значения установленного порог. доиу-.тимых искажений в искомой КК, При эцом 5 О мОжнО УТВРРждсйтьр что ОбРаботанная еыфф бОРка не ЯВГсяетсЯ искомой КК, и Установив в исходное состояние канал обсчэ= та, выставить его в Очередь каналов, Готовых ддя обработки новььх выборок те=кузцего сигнала 7 сдовием обнаружения КК В ТЕКу 1 ПЕМ СИ 1 НдЛР яРПяРТСя Налие 1 ИЕ В корре 11 ятоэе сВОбоднОГО кйнйлй Обсче та ддя каждой вновь поступающей посылки,4Необходимое число каналов обсчете 1 п следует рйссчитывйть исхОдя из требований на надежность синхронизации, задаваясь вероятностью пропуска КК, 1)ля К 1 се ИОСТРОЕННЬ(Х Нд ОСНОВЕ ПСЕВД,О.1 УЛ(0 - ВОЙ иосле 110 вятРЛьностир чисЛО 1 Э 1 мож но определить из следующей формулы(асс2 лл- " С,р -.с 1 ее "пр- ц п 1где Рпр - зйдвннаЯ веРоЯтность пРопуска КК- необходимое число каналовобсчета;В - чисдо допустимых искаженийв принятой КК;Ц - ожидаемая частость появленияк,КК в текущем сигнале,Пель, поставленная в изобретении, достигается схемным усложнением каналовобсчета, куда, в отличие от прототипа,вновь введены регистр памяти состояния,дешифраторы начала эталона КК и концаобсчета, триггер управления, элементы Изаписи, пропуска, блокировки, прохода,обсчета, элемент задержки, объединяющийэлемент ИЛИ. Несмотря на сокращениеемкости порогового счетчика (так как е,Гп) и отсутствие канального дещифраторс 1 СОСтояИИя СЧЕТЧИКа СХЕМа КаНМ 1 а Обсчета расширилась, С 1 рнако уменьшениечисла каналов обсчета с "11" до "Ф"позволяет сократить аиивратурный обьемкоррелятора в целом, Так, например,построение коррелятора прототипа приЪ 20 и е =- 2 требует около 230 корпусов микросхем серии 130 (133,136).Коммутируемый коррелятор при тех жее и Ц, =10 , содержащий 5 каналов обсчета, обеспечивает надежностьсинхронизации приблизительно 10 и ссстоит из 180 корпусов микросхем. Положит ел(ь ный эфф Ркт ОГ пс пользования коммутируемого цифрового коррелятора увеличивается при применении длинных КК11 7 20), на 1111 ииях с хорсш(ей иомехозац;ищенностью сигнала ( е11 ) и сС,И,03формулаизобретенияКол(мутиЯсемый циюрОВОЙ корРеляторр СОДЕРжй 1 ЦИ 11 с РЕГИСТР СДВИГа, ВХОД КОТОРО- го соединен со входом синхронизации корРЕПЯТО 1 Эй, д ВЬГсОДЫ ПОДКЛЮЧЕНЫ КО ВХО- дам дешифратора начального состояния, мнсэговходовой элемент ИЛИИ )1-каналы, КсЧЖДЫЙ ИЗ КОТО)ЭЪСХ С 011 ЕРЖИТ ИРИВЬГЙ СЧЕТ,.МшСФжа К - ХППП "Патент, г. Ужгород,. у,. Проектнап,9чик и эпемент неРавнозначностир пеРвьпй ВХОД КОТорОГО СООДИНЕН СО ВХОДОМ КОРРЕ литоря, о т л и ч я ю ш и й с и тем,.что с цел 1 1 О .прошении коррелятора,. в неГО введепь 1 счетчик циклоВ и В кяжд 11 й канал: две группы элементов И, триггер, два дешифРЯТОРар РегистР, элемент за= держки, элемент ИЛИ, три элемента Ир причем первый вход счетчика циклов соединен с входом синхронизации коррспитора, второй - с выходом дешифратора на- ЧЯЛЬНОГО СОСТОЯНИЯр ВЫХОДЫ СЧЕТЧИКЯ ЦИК- лов подключены соответственно к первым Входам элементов И первой группь 1 ка;.- дого канала и к первой группе соответствуюших входов первого дешифратора каждого каняпа, втораи группа входов которого соединена с соответствуюшими выхода= ми регистра и с входами второго дешифратора, выходы которого подключены к первым входам соответствуюцох элементов И второй группы, вторые входы коасрых соединены с соответствуюшими вы - хьдами ре 1 истра сдвига, выходы эпементов И второй группы подключены к соот- д 5 ветствуюшим входам элемента ИЛИ, вы.- рход которого соединен с вторым входсм ЭЛЕМЕНТЯ НЕРЯВНОЗНЯЧПОСТИр ВЫХОД 1 ОЭТО рого соединен с гервым Входом пе 1 ВО 1 О 14 10ЭР 1 ЕМЕПТ 1 р ВЬХОД КОТОРОГО ПОДКЛЮ 1 ЕН к перво ". .-.-ходу первсго счетчика Втр Пой В и(РРОРОГС СОЕД 11 НЕН С ВЫХОДОМ перв .ггщийрятоея. с 1 ерв 1.1 м входом ;ррггеа,- С СООТВЕТСТВ ДОН 1 ИМ ВХОДОМ М 11 огсвхПОПОГО элемента ИЛИ, Второй врход .рч 1 ггеРЯ сое 1 ц 1 нен с Выходом пеР- БОГО СЧСТЧНЕЯр а ТРСТИй ПОДКЛЮЧЕН К выходу Второго элемента И, первый выход триггера соединен с вторым входом первого элемента И, с первым Входом третьегс элемента И и со входом элемента па; ЯРжкир Выход котоРого подклю-.чен к соответствуюш 11 м ВХОдям перво- ГО д, :с.1,1,атОРЯр ВтОРОИ выхОр тРИГГерв попк печ и к первому входу второго элеме,тя И и к Вторым входам элементов И первой Груп 11 Ь 1, вторые входы . второго и третьего элементов И соединены с Входом синхронизации коррелпто- О с.:,1"рстОЧНИКИ 1.НфОрМЯЦИИ,поинптне во внимание при экспертизе.1, двторское свидет "льство СССР4 - ,"-,397 Яр кл, б 06 1- 15/34, 1972,2-, .",Вторс Ое свидетельство СССРпо зяч .; 1 2435021/18-24 рр .;" ; 15/34, 1976 (прототип)