Ячейка однородной структуры

Союз Советских Социалистических Республик(22) Заявлено 2706.74 (21) с присоединением заявки сударствеииый к СССР о делам изобре и открытий(71) Заявител на Ленина институт проблем управления ЙКА ОДНОРОДНОЙ СТРУКТУРЫ(5 ходами арнфметико-логического блокаинформационными входами логического коммутатора, управляющие входы которого соединены с соответствующими выходами блока настройки, а выходы подключены к первым информационным входам узла выходных элементов И, вторые информационные входы которого соединены с выходами арифметико-логического блока, управляющий вход узла выходных элементов И подключен к соответствующему выходу блока настройки,управляющие входы арифмети- . ко-логического блока подключены к соответствующим выходам блока настройки, входы которого соединены с входами настройки ячейки 2). К недостаткам известного устройства относится сложность конструкции и низкая надежность Функционирования. в и слож иост ся упрои ячейки е с в ячей дены бл в И, ин иггеров и узла яющие в Изобретение относится к области вычислительной техники и может применяться для построения универсальных и специализированных ЭВИ на базе микроэлектронных однородных. структур,Известны ячейки однородной структуры, содержащие узлы входных и выходных элементов И, арифметико-логический блок, логический коммутатор и блок настройки 1. К недостаткам известного устройства относятся ность конструкции и низкая надеж ь Функционирования.Наиболее близким техническим реше" нием к предлагаемому изобретению яв ляется ячейка однородной структуры, содержащая узел входных элементов И, информационные входы которого соединены с информационными входами ячейки, а управляющие входы подключены к 20 соответствующим выходам блока настройки, установочный вход которсго соединен с установочным входом ячейки, синхронизирующий вход которой подключен к управляющему входу арифметикологического блока, первые информационные входы которого соединены спервыми выхсдами узла входных элементов И, вторые выходы которого соединены со вторыми информационными 30 Целью изобретения явля щение и повышение надежно однородной структуры.Это достигается тем, чт ку однородной структуры вв триггеров и группа элемент Формационные входы блока т соединены с первыми выхода входных элементов И, управПредлагаемая ячейка содержит узел 1 входных элементов И, информационные входы которого соединены с информационными входами 2 ячейки,а управ ляющие входы подключены к соответствующим выходам блока 3 настройки, установочный вход которого соединен с установочным входом 4 ячейки, синхронизирующий вход 5 которой подключен к управляющему входу арифметико-логического блока б, первые информационные входы которого соединены с первыми выходами узла 1 входных элементов И, вторые выходы которого соединены со вторыми информационными входами арифметико-логического блока б и информационными входами логического коммутатора 7, управляющие входы которого соединены с соответствующими выходами блока 3 настройки, а выходы подключены к первым информационным входам узла 8 выходных элементов И, вторые информационные входы которого соединены с выходами арифметикологического блока б; управляющий 4 О вход узла 8 выходных элементов И подКлючен к соответствующему выходу блока настройки 3; управляющие входы арифметико-логического блока б под-.ключены к соответствующим выходам блока настройки 3, входы которого соединены с входами 9 настройки ячейки. Информационные входы блока 10 триггеров соединены с первыми выходамиузла 1 входных элементов И, управляющие входы подключены к соответствующим выходам блока настройки 3, а выходы подключены к третьим информационным входам арифметико-логического 6 ока б; Каждый из выходов узла 8 вьйодных элементов И через соответ55 ствующий элемент И 11 группы соединен с одноименным информационным входом 2 ячейки; управляющие входы эле"ментов И 11 группы соединеныс соответствующими выходами блока настройки 3.Узел 1 входных элементов И содержит элементы ИЛИ-НЕ 12-15, И-НЕ 16-20,НЕ 21 и фотоприемник 22, представля 4 ощий собой, например, работающий в 5 3 ы блока триггеров подключены к соответствующим выходам блока настройки, а выходы подключены к третьим информационным входам арифметико-логического блока, каждый из выходов узла выходных элементов И через соответств 1 ющий элемент И группы соединен с одноименным информационным входом. ячейки, управляющие входы элементов И группа соединены с соответствующими выходами, блока настройки.На фиг. 1 представлена Функциональная схема ячейки однородной структуры;. на фиг, 2 - пример реализации ячейки однородной структуры; на фиг, 3 - схематическое изображение ячейки однород 1 ной структуры. оптическом режиме МОП-транзистор, Уйравляющие входы элементов ИЛИ-НЕ 12- 15 соединены с единичными выходами 23-26 первых четырех триггеров блока настройки 3, а управляющие входы эле ментов И-НЕ 16-19 подключены к нулевым выходам 27-30 этих же т 1".ггеров; управляющий вход элемента И-ИЕ 20 соединен с нулевьм выходом 31 пятого триггера блока настройки 3. Выходы элементов ИЛИ-ЯЕ 12-15 и Фотоприемника 22 образуют первые выходы узла 1 входных элементов И, а выходы элементов И-НЕ 16-20 - вторые выходы узла 1 входных элементов И, Блок настройки 3 содержит пятнадцать тригге ров 32 на элементах И-НЕ с оптическойзаписью единицы. Арифметико-логический блок б содержит элементы ИЛИНЕ 33-41, И-ЯЕ 42-50, ИЛИ 51, неравнозначности 52 и триггер 53 на элементах И - НЕ. Управляющие входы элементов ИЛИ-НЕ 3334,35, 36, 38, 39,40,41 соединены, соответственно, с нулевым выходом 54 восьмого триггера 32, с нулевым выходом 55 десятого триггера 32, с единичным выходом 56 девятого триггера 32, с нулевым выходом 57 шестого триггера 32, с нулевым выходом 55 десятого триггера 32, с единичным выходом 58 седьмого триггера 32, с нулевым выходом 54 восьмого триггера 32 с единичным выходом 59 шестого триггера 32, Управляющие входы элементов И-ЯЕ 47 и 48 соединены с нулевьщ выходом 54 восьмого триггера 32; управляющий вход элемента И-НЕ 49 соединен с единичным выходом 59 шестого триггера 32; управляющий вход, элемента И-НЕ 50 подключен к единичному выходу 60 восьмого триггера 32; управляющий вход элемента ИЛИ 51 соединен с нулевым выходом 57 шестого триггера 32. Логический коммутатор 7 содержит элементы И 61, 62, управляющие входы которых подключены к единичному выходу 58 седьмого и нулевому выходу 63 одиннадцатого триггеров 32. Узел 8 выходных элементов И содержит элементы ИЛИ-НЕ 64, 65, 66 и светодиод 67; управляющий вход элемента ИЛИНЕ бб соединен с единичным выходом 68 четырнадцатого триггера 32, а выход светодиода 67 образует оптический информационный выход ячейки.Блок 10 триггеров содержит элементы И-НЕ 69-84; управляющие входы элейентов И-НЕ 69 и 70 соединены с нулевым выходом 54 восьмого триггера 32; управляющие входы элементов И-НЕ 71, 72 подключены к нулевому выходу 57 шестого и единичному выходу 60 восьмого триггеров 32; управляющие входы элементов И-НЕ 73 - 82 соединены, соответственно, с единичным выходом 56 девятого триггера 32, с нулевым выходом 85 девятого триггера 32, с еди" ничным выходом 86 десятого триггера711565 и Н г Н О Н Т-триг суммато задержк О 1 О П Н О П 1 П взаимопроникновение неравнознач- ность Н Н 32, с нулевым выходом 55 десятоготриггера 32, с единичным выходом 87одиннадцатого триггера 32, с нулевымвыходом 88 одиннадцатого триггера32, с единичным выходом 89 двенадцатого триггера 32, с нулевым выходом90 двенадцатого триггера 32, с единичным выходом 91 тринадцатого триггера 32, с кулеви выходом 92 тринадцатого триггера 32. Управляющиевходы элементов И 11-1, 11-2, 11-3,11-4 подключены, соответственно, кединичным выходам 23, 24, 25, 26 первого, второго, третьего, четвертоготриггеров 32,Работа ячейки однородной структуры осуществляется следующим образом.На установочном входе 4 ячейкиподается сигнал, соответствующийнулевому логическому уровню,итриггеры 32 блока настройки 3 переходят в состояние нуль, Далее, Щв триггерах 32 блока настройки 3 через оптические входы 9 настройкиячейки записывается код реализацииустройством заданной Функции. Списокфункций, реализуемых ячейкой, и коды 25настройки ячейки на реализацию этихфункций даны в таблице, где на пересечении столбца Ч, и строки(обозначено: буквой Ф, что триггер 32с номером с(, является Функциональным 0элементом при реализации функции ;буквой Н", что триггер 32 с номером А является триггером настройкипри реализации функции ( ; буквойП, что триггер 32 с номером с(, неучаствует в реализации Функции. Втаблице через ЧА обозначены значениялогических уровней на единичных выходах триггеров 32 блока настройки 3.Для примера рассмотрим реализациюячейкой Т-триггера, Допустим, что инЩформационным входом ячейки был выбранинформационный вход 2-1, а информационным выходом - информационный вход2-4Тогда в триггерах 32 блока настройки 3 записывается код:Ч =Ч-=Ч =Ч - =У =Ч-=Ч - =Ч - =Ч:О1= ч 7 а= ч - щ= Х й щ Кш= хЗ=Ч-=Ч-=Ч-:Ч =Ч(:Ч- =.вщЬчЬхаВ результате этого логический коммутатор 7 выключен, так как из-заЧ=О 5 О на выходах элементов И 61 и И 62 имеем нулевые логические уровни, Выключен и арифметико-логический блок б сигналом Ч-,= О, в результате чего ка выходе элемента ИЛИ-НЕ 36 имеем нулевой логический уровень, На выходах элементов И-Ж 49, 50, ИЛИ 51, И-НЕ 71 и /2 из-за Ч д = ч;, =0 и Ч; = 1 имеем единичные логические уровни, на выходе элемента ИЛИ-НЕ 39 из-за Чд = 0 имеем также единичный яогический уровень, а элементы И-НЕ 47 и 48 из-за Ч в , = 1 открыты. В резуль тате этого для вкйходов элементов И-НЕ 70 (Т - вход Т -триггера) и 69 (Т - вход Т-триггера) пятнадцатый триггер 32 блока настройки 3, триггер 53 и элементы И-НЕ 43, 44, 45, 46, 47, 48 образуют Т-триггер, единичный выход которого из-за Ч -= 0 через элемент ИЛИ-НЕ 41 подключается ко входам элементов ИЛИ-НЕ 64, 65 и бб. Элементы И-НЕ 70 и 69 открыты из-заЧ-;=1 и на вход элемента И - НЕ 70 подаются в инверсной Фазе сигналы от информациокного вхоДа 2-1 Ячейки (чт: О) чеРез элементы И-НЕ 73 (ч;: 1) и 83, на другие входы которых подаются единичные логические уровни из-зам Ч- Ч,ц - О Св язь между вы ходом элемента ИЛИ-НЕ 64 и информационьщ входом 2-1 ячейки разорвана, так как сигналом Ч= 0 элемент И 11-1 закрыт, Выход элемента ИЛИ-НЕ 65 подключается к информационному входу 2-4 ячейки через открытый сигналом= 1 элемент И 11-4, При этом инФормационный вход 2-4 превращается в информационный выход ячейки. Оптический информационный выход 67 ячейки закрыт при помощи нулевого логического уровня с выхода элемента ИЛИНЕ 66 (Ч в , = 1) . Блокировка информационных входов 2-2 и 2-3 ячейки, которые в рассматриваемом случае превращаются в информационные выходы, осуществляется при помощи элементов Узла 1 входных элементов И соответствующих соседних ячеек однородной структуры, В аналогичном порядке реализуются ячейкой однородной структуры и другие функции, данные в таблице.711565 36 7 8 9 )О 11 123 4. 6 16 Н Н Н Н Н 1 1 1 О 1 О П П Н 1 равнозначность Н 1 Н Н Н Н Н Х 1 Н Н Я Н К 1 1 1 1 1 О П П конъюнкцияштрих оффераоперация Пирсадизъюнкция 1 1 1 О П П .Я О Н Н Н Н Н 1 1 О О 1 О П П Н 1 Н О Н Н Н Н Н 1 1 О О 1 О П П Изобретение позволяет упростить схему ячейки однородной структуры в 1,5 раза по числу компонентов и сократить в два Раза количество элект рических выводов ячейки. формула изобретенияЛчейка однородной структуры, содержащая узел входных,элементов И, информационные входыкоторого соединены о с информационными входами ячейки, а управляющие входы подключены к соответствующим выходам блока настройки, установочный вход которого соединен с установочным входом ячейки, синхро" 25 низирующий вход которой подключен к управляющему входу арифметико-логического блока, первые информационные входы которого соединены с первыми выходами узла входных элементов И, 30 вторые выходы которого соединены со вторыми информационными входами арифметико-логического блока и информационными входами логического коммутатора, управляющие входы которого сое-З 5 динены с соответствующими выходами блока настройки, а выходы подключены к первым информационным входам узла выходных элементов И, вторые информационные входы которого соединены с 4 О выходами арифметика-.логического блока, управляющий вход узла выходных элементов И подключен к соответствующему выходу блока настройки, управляющие входы арифметико-логического Продолжение таблицы1 блока подключены к соответствующимвыходам блока настройки, входы которого соединены с входами настройкиячейки, о т л и ч а ю щ а я с я тем,что, с целью упрощения и повышения надежности ячейки, в нее введены блоктриггеров и группа элементов И, информационные входы блока триггеровсоединены с первыми выходами узлавходных элементов И, управляющие входы блока триггеров подключены к соответствующим выходам блока настройки,а выходы подключены к третьим информационным входам арифметико-логического блока, каждый из выходов узлавыходных элементов И через соответствующий элемент И группы соединен с одноименным информационным входом ячейки, управляющие входы элементов Игруппы соединены с соответствующимивыходами блока настройки.Источники информации,принятые во внимание при экспертизе1, Прангишвили И. В. и др, Методыреализации однородных структур намикроэлектронных схемах. Вопросы кибернетики, Однородные микроэлектронные структуры. М., Советское радио,1973,2, Прангишвили И, В. и др. Принципы построения вычислительных устройстви методы организации вычислительныхпроцессов на однородных структурах.АВТ, 3, Рига, Зииатне, 1972 с. 24,рис. 1 (прототип).71156 5 Составитель В.енина Техред М.Петко чанидзеКорректор М Д Редактор аказ 9013 3 Подпис а СССтий 113 4/5 лиал ППП Патент, г. Ужгор Проектная Тираж 751 НИИПИ Государственног по делам иэобретени 35, Москва, Ж, Рауш