Умножитель частоты следования импульсов

(51) М. л. с присоединением заявки Ло(23) Приоритет Н 03 К 5/01 Вноуднротнвнный комитет СССР но делан изобретений н открытийДата опубликования описания 25,12,79(72) Авторы изобретения Г. Ф. Астапенко, А. А, Белый, Е. И. Левша и В. И. Микулович Белорусский ордена Трудового Красного Знамени государственный университет им. В. И. Ленина(54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ Настоящее изобретение относится к импульсной технике,Известен умножитель частоты следованияимпульсов, содержащий формирователь импульсов счетчики импульсов, блоки сравнения,Ф Ф5запоминающий регистр, блок управления итриггер 1.,Недостатком умножителя частоты являетсяснижение точности его работы при большихкоэффициентах умножения,10Известен умножитель частоты следования.импульсов, содержащий делитель опорной час.тоты импульсов, входной и выходной формирователи импульсов, счетчик импульсов и счетчик импульсов опорной частоты, блок управления, запоминающий регистр и блок элементов И 21.Недостатком данного умножителя такжеявляется пониженная точность при большихкоэффициентах умножения.ЮЦелью изобретения является повышениеточности умножения,С этой целью в умножитель частоты следо.валия импульсов, содержащийвходной форми. рователь импульсов, первый вход которого соединен с входной шиной, генератор опорной частоты, выход которого соединен с входом делителя частоты, запоминающий регистр, входы которого соединены с выходами счетчика импульсов, а первый выход через блок переноса подключен к первому входу счетчика импульсов опорной частоты, выход которо. го через выходной формирователь импульсов соединен с вторым входом блока переноса, введен сумматор, регистр хранения суммы и элемент запрета, вы 1 од которого подключен к второму входу счетчика опорной частоты, первый вход соединен с вторым выходом выходного формирователя импульсов, а второй вход - с выходом генератора опорной частоты и вторым входом выходного формирователя импульсов, третий вход которого соединен с первым выходом сумматора, первый дход которого соединен с вторым выходом запоминающего регистра, а второй - с выходом регистра хранения суммы, первый вход которого подключен к второму выходу сумматора, а второи вход - к третьему выходу выходного форми.рователя импульсов, при этом второй вход входного формирователя импульсо соединен с выходом делителя частоты, трстиц вход - с выходом генератора опорной частоть 1, первый выход - с первым входом запоминающего ре гистра, второй и третий выходы - с входами счетчика импульсов.На чертеже изображена структурная электрическая схема умножителя частоты следова,ния импульсов. Он содержит генератор 1 опорной частоты,делитель 2 частоты следования импульсов,входной формирователь 3, счетчик 4 импульсов, запоминающий регистр 5, блок переноса6 параллельного кода, счетчик 7 импульсовопорной частоты, выходной формирователь 8импульсов, сумматор 9, регистр 10 хранениясуммы, элемент НЕ 11 (элемент запрета). Цифрой 12 обозначена входная шина устройства,Счетчик 4 импульсов на и двоичных разрядов состоит, например, из (и - вг)-разряднойпересчетной схемы и последовательно соединенных с ней между собой вг-разрядных счет.ных модулей, которые управляются коммутатором. Целое число г, определяющее разряд.ность модулей, задается из соотношенияг1 о 92 М. г = 1).,Счетчик опорной частоты 7, также состав.лен из последовательно соединенных (и - вг)- разрядной пересчетной схемы и вг-разрядныхсчетных модулей, управление которыми осуществляется через коммутирующие блоки.Сумматор 9, состоящий из идентичных суммирующих по модулю д блоков, соединенныхпо цепи переноса последовательно, может переключаться коммутаторсм на суммирование. чисел с переменной, но фиксированной (призаданном коде положения запятой) разрядностью слов.Коммутаторы управляются шиной, кодовоесостояние которой соответствует необходимомуположению запятой в требуемом коэффициенте умножения,Входной формирователь 3; синхронизируемый генератором 1 опорной частоты, обрабатывает входной сигнал, поступающий на входную шину, и сигнал с выхода делителя 21 частоты следования импульсов с переменным дробным коэффициентом деления. Кроме формирования импульсной последовательности, поступающей на вход счетчика 4 импульсов, он вырабатывает также импульс переписи содержимого этого счетчика в запоминающий регистр 5и импульс сброса счетчика импульсов в исход.ное состояние. Выходной формирователь 8 импульсов,также синхронизируемый генератором 1 опор.ной частоты и обрабатывающий сигнал переполнения счетчика 7 импульсов опорной частоты и сигнал переноса от сумматора 9, формирует выходную импульсную последовательность устройства и вырабатывает следующие1управляющие сигналы; импульс переписи параллельного кода из запоминаю 1 цего регистра1 О 5 в счетчик 7 импульсов опорной частоты через блок переноса 6, импульс записи результата суммирования из сумматора 9 в регистрхранения 10 и сигнал запрета на прохождениеимпульсов от генератора 1 через элемент НЕ15 11 на вход счетчика 7 импульсов опорнойчастоты.Принцип работы умножителя частоты заключается в следующем.Пусть тоебуется реализовать умножение на20 некоторый произвольный коэффициент К,который можно представить в системе счисления по основане 1 ю дК =с 3 д +ОД +с 3 Й+С 1 д25 +ц Д" +."+О . д )-1 -1 6-11где ( + 1) - максимальная разрядность слов,с которыми может оперировать делйтель с переменным дробным коэффициентом деления 2,Тогда, учитывая ограничения, налагаемые наЭОцелую часть, коэффициент деления делителя 2( =8 0+6 Д +, + дА опри этом бсср С 114-1 с 1-1 )-с -ф )Следовательно, на шине управления делителем35частоты 2 должно устанавливаться состояние,соответствующее кодовой комбинации вОв, в в ,Требуемый коэффициент дополнительного,умножения при этом составляет велич 1 шу д .Код, соответствующий данному коэффициептудополнительного умнокения, через шины управпения и коммутаторы подготавливает цеписчетчика 4 импульсов, сумматора 9 и счетчика 7 импульсов опорной частоты к реализациизаданного коэффициента умножения. В счетчике 4 импульсов при этом первые г-разрядныхсчетных модулей переключаются на счет помодулю д, а остальные (в - ) модули и пересчетная схема включаются в цепь так, что, образуют единый (и - г)-разрядный двоичныйсчетчик, Кроме того, коммутатором этогосчетчика подключаются к выходу входногоформирователя установочные входы триггеровэтого счетчика таким образом, что начальнаяего загрузка будет соответствовать коду чис.ла (2" - 2 д).Одновременно с этим сумматор 9 переключается на суммирование чисел по модулю д 1.Данная операция осуществляется эа счет того,что сигнал переноса через коммутатор сумматора 9 снимается только с выхода 1-го по по.рядку суммирующего блока.В счетчике 7 импульсов опорной частотыпосредством коммутаторов внутренняя струк.тура перестраивается таким образом, что пер.выемодулей отключаются, а сигнал с выхода элемента НЕ И подается прямо на счетный вход ( + 1)-го счетного модуля. В ре- зультате этого формируется двоичный (Ге - 1 г)- разрядный счетчик.Работа умножителя частоты происходит следующим образом.В моменты прихода на входную шину 12очередных импульсов умножаемого сигналавходным формирователем 3 осуществляетсяпривязка каждого из них к тактируемой сериигенератора 1 опорной частоты Ю. При этомвсякий раз вырабатывается последовательно развернутые по времени сигнал переписисодержимого счетчика 4 (числа Р) в запоминающий регистр 5, а затем, с интервалом вполовину периода опорной частоты То/2 -импульс сброса счетчика 4 в состояние, соответствующее коду числа (2" - 2 д ),Одновременно с выработкой сигееала переписи входной формирователь 3 осуществляетзапрет на прохождение очередного импульсас выхода делителя 2 на счетный вход счетчика 4. Если в момент выработки управляющихсигналов е появляется импульс на выходе делителя, то входной формирователь 3 запоминаетэто; и сигееалом сброса производится установкасчетчика 4 в скорректированное состояние,соответствующее коду числа (2 - 26 + 1).лПосле этого запрет на прохождение импульсной последовательности с выхода делителя 2на вход счетчика 4 снимается, и в течениеследующего периода входного сигнала Тпроисходит очередной подсчет импульсов, по.оступающих с частотой Х = 1, где 1 д -частота импульсной последовательности навыходе делителя 2 с переменным дробнымкоэффициентом деления, К- коэффициентделения делителя 2.Число Р, записанное за этовремя в счет.вх. чике 4 и определяемое выражснисмр: -где Т = - , после переписи в запомийающийф крегистр 5, используется послсдуюецими блоками для преобразования в последовательностьравномерно распределенных выходных импульсов требуемой частоты 111 Ех.Такое преобразование осуществляется следующим образом,Число Р, хранящееся в запоминающем регисхре 5, расчлинястся на две составляющие; це 611 элую Р = е 1 и дробнуюР 2-,- ;р 7 еее,"еозееачяст цслуеО часть числа, эаключсш(ОГО в 705657 ИЕ"1 рьеч - 1 2 Р+27=Т (Р+ 2 е 4)Частота появления сигналов переноса с вьеходасумматора 9 прямо зависит от величины дроб 40ной части Р числа Р, и, таким образом, долж.ное чередование выходных импульсов, положе.пие на врсмснйойе шкале которых задаетсялинтсРвалами Ттеье,еи Т , опРеделлет сРед.неей период выходных импульсов Таьв13 ьп 1 о Р,еч 2+Р)="васк а г к а а 1 к аьоА .1 дчьи =1" "двт,где д К - требуемый коэффициент умножеАнияРассмотрим методическую ногрсценость вформировании выходной имлульсеи 1 й ппслсдова скобках. "При этом целая часть Р подается 5в инверсном двоичном коде на блок переносач6, а дробная часть Р используется сумматором 9.Выходной формирователь 8 импульсов помере поступления сигнала переполнения с вы.хода счетчика 7 импульсов опорной частоты,периодически вырабатьевает, кроме выходногосигнала умноженной частоты Г,е,импульспереписи начальногокода Р 1 (Р 1 - инверсныйдвоичный код числа Р 1 ) в счетчик 7, импульсзаписи результата очередного суммированияиз сумматора 9 в регистр хранения 10, а также осуществляет запрет на прохождение одно.го импульса с выхода генератора 1 опорнойчастоты на вход счетчика 7 через элементНЕ 11. Таким образом, выходной сигнал умножителя синхрониэирован сигналом переполнения счетчика 7. Период импульсной последова.тельности на выходе определяется соотношс.ниемЕсли в момент появления сигнала переполне.ния от счетчика 7 присутствует сигнал псрено.са с выхода сумматора 9, то выходной формирователь 8 импульсов осуществляет запрет напрохождение не одного, а двух импульсов отгенератора 1 на вход счетчика 7, что позволя.ет получить новое значение периода вьеходногосигнала