Синтезатор чатоты

НИЕ Союз СоветскихСоциалистицескихРеспублик Оп ИСА ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДВТИЛЬСТВУ(23) Приоритет(43) Опубликовано 25.04.77 асударственный намнтетСовета Министров СССРпа делам изааретеннйи открытий(45) Дата опубликования описания 26.05,7 72) Автор нзобретени Ю, А. Гедоже гский радиотехнический институт им. В, Д, Калмыкова а(54) СИНТЕЗАТОР ЧАСТО входом пернверсный выого ключа и с вторы дом инен со втои с первым Изобретение относится к радиотехнике иможет испопьзоваться в устройетвах синтеза частот.Известен синтезатор частот, содержашийпоспедоватедьно соединенные опорный генератор, делитель частоты с постоянным коэффициентом деления, первый ключ, фазовыйдетектор, устройство памяти, фильтр нижнихчастот, управляемый генератор, делитель частоты с переменным коэффициентом дедения 10и второй ключ, выход которого подкдючен ковторому входу фазового детектора, а такжеразпичитепь знака частотной ошибки, первыйи второй входы которого соединены соответственно с выходами делителей частоты с пе ременным и постоянным коэффициентом деления, первый и второй выходы разпичитедязнака частотной ошибки подключены к соответствуюшим входам устройства управпения,первый и второй выходы устройства управде ния соединены соответственно со вторым входом второго ключа и со вторым входом первого ключа, при этом первый инверсный выход устройства управления соединен со втсьрым входом устройства памяти 11,25 Однако известныи синтезатор частот имеет недостаточное быстродействие.Наиболее близким техническим решением является синтезатор частот, содержаший поспедоватепьно соединенные опорный генератор и делитель частот с постоянным коэффициентом деления, первый кпюч, фазовый детектор, устройство памяти, фильтр нижних частот, управдяемый генератор, делитель частоты с переменным коэффициентом деления ивторой ключ, выход которого подключен квторому входу фазового детектора, а такжераздичитель знака частотной ошибки, первыйи второй входы которого соединены соответственно с выходами депитепей частоты с переменным и постоянным коэффициентом дедения, первый и второй выходы раздичитедязнака частотной ошибки подключены к соответствующим входам устройства управления,первый и второй входы устройства управдения соединены соответственно с вторым вхового ключа, при этом первыиход устройства управления соерым входом устройства памятвходом первого элемента совпадения импупьсов сброса, выход которого подсоединен к установочному входу делителя частоты с переменным коэффициентом деления, а второй инверсный выход устройства управления под ключен к первому входу второго элемента совпадения импульсов сброса 121.Однако известный синтезатор частот также имеет недостаточное быстродействие.Цепь изобретения - повышение быстродейо ствия.Поставленная цель достигается тем, что в синтезаторе частот, содержашем последе ватепьно соединенные опорный генератор, делитель частоты с постоянным коэффициентом деления, первый ключ, фазовый детектор, устройство памяти, фипьтр нижних частот, управляемый генератор, делитель частоты с переменным коэффициентом деления и второй ключ, выход которого подключен к вто Рому входу фазового детектора, а также раздичитель знака частотной ошибки, первый и второй входы которого соединены соответственно с выходами делителей частоты с переменным и постоянным коэффициентом де пения, первый и второй выходы различителя знака частотной ошибки подключены к соответствующим входам устройства управления, первый и второй выходы устройства управления соединены соответственно с вто- ЗО рым входом второго ключа и со вторым входом первого ключа, при этом первый инверсный выход устройства управления соединен со вторым входом устройства памяти и с первым входом первого элемента совпаде ния импульсов сброса, выход которого подсоединен к установочному входу делителя частоты с переменным коэффициентом деления, а второй инверсный выход устройства управления подключен к первому входу вто рого элемента совпадения импульсов сброса, выходы делителя частоты с переменным коэффициентом деления и делителя частоты с постоянным коэффициентом деления дополнительно соединены со вторыми входами соответственно второго и первого эпементов совпадения импульсов сброса, а выход второго элемента совпадения импульсов сброса соединен с установочным входом делителя частоты с постоянным коэффициентом деле ния.На чертеже изображена структурная электрическая схема предлагаемого синтезатора частот.Синтезатор частот содержит последова тельно соединенные опорный генератор 1, делитель частоты 2 с постоянным коэффициентом деления, первый ключ 3, фазовый детектор 4, устройство памяти 5, фипьтр нижних частот ФНЧ(6, управпяемый гене ратор 7, делитель частоты 8 с переменным коэффициентом деления и второй ключ 9, выход которого подключен к второму входу фазового детектора 4, а также различитель 10 знака частотной ошибки, первый и второй входы которого соединены соответственно с выходами делителей частоты 2 и 8, первый и второй выходы различителя 10 знака подключены к соответствующим входам устройства управления 11, первый и второй выходы которого соединены соответственно с вторым входом первого ключа 3 и с вторым входом второго ключа.9. При этом первый инверсный выход 12 устройства управления 11 соединен с вторым входом устройства памяти 5 и с первым входом пер вого элемента совпадения 13 импульсов сброса, выход которого подсоединен к установочному входу делителя частоты 8, а второй инверсный выход 14 устройства управления 11 подключен к первому входу второго элемента совпадения 15 импульсов сброса, выходы делителей частоты 2 и 8 дополнительно соединены с вторыми входами соответственно второго 15 и первого 13 эл ментов совпадения импульсов сброса, а выход второго элемента совпадения 15 соединен с установочным входом депителя частоты 2.Синтезатор частот работает следуюшим образом.Пусть, например, на первом и втором выходах устройства управления 11 действуют напряжения, следовательно, нервый и второй ключи 3 и 9 включены, устройство памяти 5 разбпокировано, а частота управляемого генератора 7, поделенная делителем частоты 8 с переменным коэффициентом деления, больше частоты опорного генератора 1, подепенной делителем частоты 2 с постоянным коэффициентом денения. При этом начальная расстройка больше полосы захвата, но меньше поносы удержания. В этом случае создаются такие ситуации, когда в промежутке времени между двумя импульсами с выхода делителя частоты 2 действуют два импульса с выхода делителя частоты 8, второй из этих импульсов приводит к срабатыванию различителя знака 10 и на его первом выходе появляется импульс, который действует на входы 16 и 17 устройства управления 11, В результате на первом выходе и первом инверсном выходе 12 устройства управления 11 устанавпиваетса соответственно нупевое и некоторое конечное напряжение. При нулевом напряжении на первом выходе размыкается ключ 9, а появление напряжения на первом инверсном выходе 12 приводит к блокированию устройства памяти 5 и отпиранию первого элемента совпадения 13 импульсов сброса по первому еговходу, В резудьтате напряжение на выходе устройства памяти 5 устанавливается равным нудю и напряжение на выходе фильтранижних частот 6 быстро уменьшается, умень шая частоту управляемого генератора 7. Одновременно выходные импульсы делителячастоты 2 проходят через первый элементсовпадения 13 на установочный вход дедитедя частоты, вызывая сброс в исходное состояние всех его ячеек счета. Таким образом,на всем этапе быстрого уменьшения частоты управляемого генератора 7 происходитсинхронизация работы делителя частоты 8с переменным коэффициентом деления сиг.налом делителя частоты 2 с постояннымкоэффициентом деления. При этом, посколькуцикл работы обоих делителей частоты начинается одновременно, разность фаз междуих выходными импудьсами становится про-;0порционадьной уменьшаюшейся разности частот следования этих импульсов. В результате этого сразу после изменения знакачастотной ошибки начальное рассогдасование по фазе становится благоприятным ддя 25захвата желаемой частоты. После того хак частота управляемого генератора 7 становится даже незначитедьно меньше желаемого значения, импульсы на выходе делителя частоты 8 не появпяются, поскольку сброс ячеек счета этого дедитедя частоты продолжается, а период заполнения его ячеек счета больше периода следования импудьсов с выхода депитедя частоты 2 с постоянным коэффициентом деления. Поэтому на вход раздичитедя 10 знаха частотной ошибки поступают только импульсы делителя частоты 2 и на его втором выходе появляется импульс, который 40 действует на первый вход включения 18 и второй вход выключения 19 устройства управдения 11, При нулевом напряжении на первом выходе вход 19 заблокирован и разбдокировха его происходит с запаздыванием 45 на время, превышающее период повторения импульсов на выходе делителя частоты 2 с постоянным коэффициентом дедения относи тельно момента времени установления некоторого конечного напряжения на первом 50 выходе. Учитывая это, устройство управдения 11 срабатывает тодько пэ первому входу включения 18 и напряжение появляется на его первом выходе, а на первом инверсном выходе 12 оно становится равным ну дю. В результате второй хдюч 9 вхдючается, а первый элемент совпадения закрывается., и, спедоватедьно, восстанавпивается поток импульсов выборок на втором входе фазового детектора 4 и прекрашается сброс 60 ячеех счета дедитепя частоты 8 с переменным коэффициентом депения по устанэвочнс-.му входу. При этом вь 1 борхи осушествдяются в начальном этапе формирования пипообразного напряжения фазового детектора 4,поскольку включению второго кпюча 9 предшествовад сброс ячеек счета делителя частоты 8 и частота следования импульсов этогоделителя частоты в рассматриваемый моментвремени меньше частоты следования импульсов с выхода делителя частоты 2. Всдедствие этого на выходе устройства памяти 5устанавдивается минимальное напряжение, аддя компенсации большого превышения частоты управляемого генератора 7 над жедаемой частотой необходимо малое управдяюшеенапряжение. Кроме того, при замыкании второго ключа 9 разность частот сигналов навходах фазового детектора 4 минимальна.Таким образом, к моменту времени замыкания контура регулирования быстро создаются бдагоприятные дпя захвата начальные условия,Дпя поддержания этих начальных условий введено запаздывание в разбпэкирэваниевходов включения 16 и 19 устройства управдения 11. Необходимость введения запаздывания обусповпена тем, чтэ после изменениязнака частотной ошибки на выходе разпичитедя знака 10 пэявдяется первый импупьси одновременно осушествпяется сброс ячеексчета делителя частоты 8, а поскольку частота следования импульсов на выходе делитепя частоты 2 бодьше частоты следованияимпудьсов на выходе делителя частоты 8,на выходе 20 раздичитедя знака 10 появляется второй импульс, действие которогопри отсутствии запаздывания в разблокировании входов 16 и 19 приводило бы к установке нудевэго напряжения на втором выходе устройства управпения 11 и, спедэватепьно, к размыканию первого ключа 3, через который на вход фазового детектора 4подается опорный сигнал.Поскольку в предлагаемом синтезаторечастот создаются и поддерживаются бпагьприятные начальные усповия, после включения второго кдюча 9 наступает режим синхронизма,В спучае, если частота управпяемэгэ генератора 7 меньше жепаемого значения,синтезатор частот работает аналогично, нэимпупьс пэявпяется на выходе 20 различитедя анака 10, нулевое и некоторое конечное напряжение устанавливаются соответственно на втэрэм и втэрэм инверсномвыходе 14 устройства управления 11.При этом первый ключ 3 размыкается,генератор пилообразного напряжения фазового детектора 4 не запускается и выборкипроизводятся из максимального напряжения. В результате напряжение на выходе устройства памяти 5 устанавливается максимальным, напряжение на выходе фильтра нижних частот 6 быстро увеличивается и, следовательно, частота управляемого генератора 7 также быстро увеличивается. Одновременно импульсами с выхода делителя частоты 8 через второй элемент совпадения 15 производится синхронизация работы делителя час тоты 2. Когда знак частотной ошибки изменяется на противоположный, появляется импульс на выходе 21 различителя знака 10, по второму входу включения 17 срабатывает устройство управления 11, на его выхо де появляется напряжение, включается первый ключ 3 и начинается запуск генератора пилообразного напряжения фазового детектора 4. Поскольку осуществлялась синхронизация работы делителя частоты и частота следования импульсов на выходе делителя частоты 8 стала несколько больше частоты следования импульсов с выхода делителя частоты 2, выборки осуществляются из конечного этапа формирования фазового 25 детектора 4 и, следовательно, выходное напряжение устройства памяти 5 близко к максимальному, что и необходимо для увеличения частоты управляемого генератора 7 до желаемого значения. 30Данный синтезатор частот к моменту времени включения устройством управления 11 первого или второго ключей 3 или 9 обеспечивает при любых расстройках пере- регулирование приблизительно 5%. В резульг 35 тате уменьшается время перестройки частоты на этапах быстрого изменения знака частотной ошибки и установления желаемой частоты.Формула изобретенияСинтезатор частот, содержащий,последовательно соединенные опорный генератор, 45делитель частоты с постоянным коэффициентом деления, первый ключ, фазовый детектор, устройство памяти, фильтр нижнихчастот, управляемый генератор, делительчастоты с переменным коэффициентом деления и второй ключ, выход которого подключен ко второму входу фазового детектора, а также различитель знака частотнойошибки, первый и второй входы которогосоединены соответственно с выходами делителей частоты с переменным и постояннымкоэффициентом деления, первый и второй выходы различителя знака частотной ошибкиподключены к соответствующим входам устъройства управления, первый и второй выходы устройства управления соединены соотвеъ.ственно со вторым входом второго ключа исо вторым входом первого ключа, при этомпервый инверсный выход устройства управления соединен со вторым входом устройства памяти и с первым входом первого элемента совпадения импульсов сброса, выходкоторого подсоединен к установочному входуделителя частоты с переменным коэффициентом деления, а второй инверсный выход устройства управления подключен к первомувходу второго элемента совпадения импульсов сброса, о т л и ч а ю щ и й с я тем,что с целью повышения быстродействия, выходы делителя частоты с переменным коэффициентом деления и делителя частоты с постоянным коэффициентом деления дополнительно соединены со вторыми входами соответственно второго и первого элементов совпадения импульсов сброса, а выход второгоэлемента совпадения импульсов сброса соединен с установочным входом делителя частоты с постоянным коэффициентом деления. Источники информации, принятые во внимание при экспертизе;1. Авторское свидетельство403008, М, Кл . Н 03 В 3/04, 1973.2. Авторское свидетельство 479215, М. Кл. Н 03 В 21/02, 1975 (прототип).Заказ 473/29 Тираж 1052 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4 Л филиал ППП фПатент", г. Ужгород, ул. Проектная, 4