Устройство управления коммутатором

К 17/02 Р 11/00 1) М. Кл Государственный комито Совета Миниотроо СССР иоритет публиковано 30,04.76. БюллетеньДата опубликования описания 25.06.76(54) УСТ РО Й СТВО УП РАВЛ Е Н И Я АТО Изобретение относится к устройствам автоматики и предназначено для использования в коммутаторах измерительных сигналов.Известны устройства управления коммутатором, содержащие счетчвквходы которого подключены к выходу задающего генератора и к выходам формирователя адреса, а выходы подключены к входам дешифратора.Недостатком известного устройства является неопределенность управления нулевым,каналом коммутатора, что на практике приводиг к отказу от использования нулевого канала в качестве рабочего,Другой недостаток заключается в том, чго триггеры счетчика в промежуток от момента включения питания до момента подачи сигнал а упр авления (сброса) подвержен ь влиянию помех от переходных процессов, ь результате чего к общему выходу может быть подключен любой из возможных каналов.Целью изобретения являегся исключение неопределенности управления нулевым каналом устройства и повышение его помехоустойчивостии.Поставленная цель достигается тем, что в устройство введены триггер блокировки, элементы ИЛИ, И и инвертор, причем выходы формирователя адреса через элемент ИЛИ подключены к входу одного элемента И и дополнительно через инвертор,к входу второго элемента И, а другие входы элементов И соединены с шиной управленияадресным режимом работы коммутатора, приэтом выход одного элемента И подключен5 к входу установки 0 триггера блокировкичерез элемент ИЛИ, другой вход которогоподключен к шине сброса, а выход второгоэлемента И подключен к входу установки1 триггера блокировки через элементО ИЛИ, другой вход которого подключен кшине управления циклическим режимом, иэлемент И, другой вход которого подключенк шине запуска, а выход 1 триггера блокировки соединен с одним из входов схемы соз 5 падения нулевого канала дешифратора, а также вход схемы совпадения нулевого каналадешифратора, подключенный к выходу 1триггера блокировки, соединен с соответствующими входами схем совпадения других ка.О налов,На фиг, 1 приведена структурная электрическая схема устройства; на фиг. 2 - временная диаграмма,Устройство управления коммутатором соо 5 держит задающий генератор 1, у которого квыходу подключен счетный вход запуска счетчика 2, а вход соединен с выходом элементаИ 3; формирователь адреса канала 4, всевыходы которого, кроме нулевого жанала, соеЗО динены известным способом с соответствую 512577щими адресными входами тричтеров счетчика 2, а также, включая и нулевой выход, через элемент ИЛИ 5 - с входом инвертора 6 и с одним из входов элемента И 7; элемент И 8, у которого один из входов подключен и выходу инвертора 6, другой, соединенный с,вторым входом элемента И 7, - к выходу 9 сигнала управления адресным режимом расоты коммутаторов, а выход соединен с входом установки О триггера блокировки 10; элемент ИЛИ 11, один из входов которого подключен к выходу элемента И 7, а другой, соединенный с одним из входов элемента И 3, - к выходу 12 сигнала управления циклическим режимом работы коммутатора; элемент И 13, у которого один из входов подключен к выходу элемента ИЛИ 11, другой, соединенный с,вторым входом элемента И 3, - к выходу 14 сигнала запуска, а выход соединен с входом установки 1 триггера блокировки 10; дешифратор 15, в котором один из входов схемы совпадения нулевого канала подключен к выходу 1 триггера блокировки 10, другие входы всех схем совпадения соединены известным способом с выходом счетчика 2, а с выхода 16 поступают сигналы управления ключами соответствующих каналов.Работа коммутатора с устройством управления поясняется временной диаграммой на фиг. 2.Условно считается, что после окончания работы в одном из выбранных режимов (когда снимается сигнал с выхода 9 или 12) формируется известным способом импульс сброса, который устанавливает триггер блокировки 10 в состояние О (фиг. 2 а),При адресном режиме работы коммутатора сигнал управления,с выхода 9 поступит в момент 1 (фиг. 2 б) на один из входов элемента И 7 и элемента И 8. Если адрес канала с формирователя адреса канала 4 не подается (фиг. 2 г), то с выхода элемента И 7 через элемент ИЛИ 11 не будет поступать на элемент И 13 сигнал совпадения, разрешающий прохождение с выхода 14 импульса запуска тззп = 1 з - 12 (фиг, 2 г). Триггер 10 не изменит своего состояния О (фиг. 2 а) и на выходе 16 дешифратора 15 не будут, следовательно, формироваться сигналы управления ключом нулевого канала (фиг. 2 ж). Не будут формироваться сигналы управления на выходе 16 и в том случае, если адрес, например, канала О поступит с формирователя 4 в момент г 4 (фиг. 2 г), т. е. тогда, когда на элемент И 13 уже не поступает импульсзапуска. Если же вслед за подачей адреса кангла О с выхода 14 поступит в момент 5 (фит, 2 д) импульс запуска тп = , - 5, то триггер 10 перейдет в состояние 1 (фиг. 2 а), и на выходе 16 дешифратора 15 сформируется (фиг. 2 ж) сигнал управления ключом канала О (как обу 1 словлено, адрес канала О сформирователя 4 не подается на счетчик 2, который, как известно, в исходном состоянии не 5 10 15 20 25 30 35 40 45 50 55 60 65 4запрещает выход О дешифратора 15). Когда же в момент 1, (фиг. 2 г) снимается адрес канала О, то формирующийся на выходе элемента И 8 импульс своим фронтом (фиг. 2 е) установит триггер 10 в исходное состояние (фиг. 2 а), и выход сигнала управления ключом канала О будет запрещен (фиг. 2 ж). Из приведенного описания следуег, что устройспво в адресном режиме позволяет исключить неопределенность управления нулевым каналом (канал О формируется в момент 1 з, когда поданы и сигнал адресного режима, и адрес канала О, и сигнал запуска - фиг, 2 б, 2 г, 2 д - работы коммутатора). Кроме того, в исходном состоянии (после подачи питания) коммутатор защищен от помех, так как в момент 1, (фиг. 2 е) на выходе элемента И 8 формируется импульс, который своим фронтом установит триггер 10 в положение О (фиг, 2 а), на один из входов всех схем совпадения дешифратора 15 поступит сигнал запрета, и на выходе 16 не будут формироваться сигналы управления ключами каналов коммутатора (фиг. 2 ж, 2 з и 2 и). В момент 18 может быть подан адрес канала 1 (фиг. 2 г), который установит триггеры счетчика 2 в соответствующее положение и разрешит прохождение через элемент И 13 в момент 19 (фиг. 2 д) импульса запуска тзап = = о - 1 з Триггер 10 перейдет в состояние 1 (фиг. 2 а) и снимет запрет на формирование сигналов управления ключами каналов, в том числе и ключом канала 1 (фиг. 2 з) до момента 1 ь когда прекратится подача адреса канала 1 (фиг. 2 г). Наконец, в момент 1 з будет сформирован адрес канала п, а в момент 1 з, когда поступит импульс запуска тззп= , - з (фиг. 2 д), на выходе 16 дешифратора 15 сигнал управления ключом канала и (фиг. 2 и). В дальнейшем после снятия адреса канала п в момент 115 (фиг. 2 г) управление ключами каналов может быть продолжено в последовательности, определяемой оператором или заданной программой.При работе коммутатора в циклическом режиме сигнал управления с выхода 12 поступит в момент ,6 (фиг. 2 в) на один из входов элементов И 3 и (через элемент ИЛИ 11) И 13. В момент 1-, (фиг, 2 д) импульс тззп= = - 118 11; с выхода 14 установит триггер 10 в положение 1 (фиг. 2 а) и запустит задающий генератор 1, с выхода которого тактовые импульсы начнут поступать на счетный вход запуска счетчика 2. На выходе 16 дешифратора 15 будут формироваться последовательно во времени сигналы управления ключами каналов коммутатора. К общему выходу в момент 1 (фиг. 2 а) подключитсяпервый канал на время ЛТ 1=1 з - 11-в момент (фиг. 2 и) - а. канал на время 17=1 з 1 --- 2 о, в момент 21 (фиг, 2 ж) - нулевой канал на время ЬТз = 12, - 11 и т. д. (при постоянной частоте тактовых импульсов время подключения каждого канала к общему вы 512577Зо ходу одинаково, т, е. КТ= =ХТ,=ХТо). Переключение каналов в цикле будет происходить до тех пор, пока в момент 1 (фиг. 2 е) импульс сброса тсбр= г - Ьз с выхода 17. сформированный известным способом, не установит (фиг. 2 а), например, через элемент ИЛИ 18 триггер 10 в положение О и запретит работу задающего генератора 1. Из описания работы устройства в циклическом режиме ясно, что оно позволяет исключить неопределенность управления нулевым каналом в исходном состоянии, в момент 16 (фиг. 2 в) на один из входов схемы совпадения нулевого канала дешифратора 15 подается запрет (фиг. 2 а) и на выходе 16 не формируется сигнал управления ключом канала О (фиг, 2 ж). Кроме того, согласно принятому условию триггер 10 при смене режима работы установится в исходное состояние, и сигнал запрета, помимо схемы совпадения нулевого канала дешифратора 15, будет подан на один из входов схем совпадения других каналов, поэтому на выходе 16 не будут формироваться сигналы управления ключами каналов (фиг. 2 х, 2 з, 2 и) в интервале времени от 16 до 1, в ,. Следовательно, данное устройство и в циклическом режиме обеспечивает помехоустойчивость коммутатора от момента подачи питания и сигнала выбора режима до момента поступления сигнала управления. Формула изобретения 1. Устройство управления коммутатором,содержащее счетчик, входы которого подклю 10 15 20 25 чены к выходу задающего генератора, и квы. ходам формирователя адреса, а выходы подключены к входам дешифратора, о т л и ч а ющ е е с я тем, что, с целью исключения неопределенности управления нулевым каналом коммутатора, введены триггер блокировки, элементы ИЛИ, И и инвертор, причем выходы формирователя адреса через элемент ИЛИ подключены к входу одного элемента И и дополнительно через инвертор к входу второго элемента И, а другие входы элементов И соединены с шиной управления адресным режимом работы коммутатора, при этом выход одного элемента И подключен к входу установки О триггера блокировки через элемент ИЛИ, другой вход которого подключен к шине сброса, а выход второго элемента И подключен к входу установки 1 триггера блокировки через элемент ИЛИ, другой вход которого подключен к шине управления циклическим режимом, и элемент И, другой вход которого подключен к шине запуска, а выход 1 триггера блокировки соединен с одним из входов схемы совпадения нулевого канала дешифратора. 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, вход схемы совпадения нулевого канала дешифратора, подключенный к выходу 1 триггера блокировки, соединен с соответсгвующими входами схем совпадения других каналов.512577 Составител вьев орректор 3. Тарасов Подписи ров СССРехред М. Семено Редактор Б, Булдано ака Типография, пр, Сапунова,2/5 Изд. М 1361 Тираж 1029ЦНИИПИ Государственного комитета Совета Министпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4