Аналого-цифровой преобразователь

О П И С А Н И Е 310270ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ бойз Соввтскик Социалистичвскил РвспубликЗависимое от авт. свидетельстваЗаявлено 23.111,1970 ( 1417347/18-24)с присоединением заявкиПриоритетОпубликовано 26,Ю 1,1971, Бюллетень23Дата опубликования описания 3,1 Х.1971 МПК 6 061 3/00Н 03 с 13/02 Комитвт по аслам изобрвтвний и открытий при Совета Министров СССРЪД 1 х 681 325(088 8) Авторыизобретения Н. В, Алипов, В. М. Гусятин, А. П. Стахов и В. Н. Удовиченко Заявитель Харьковский институт радиоэлектроники АНАЛОГО-ЦИфРОВОй ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к аналого-цифровым преобразователям и может быть использовано в различных устройствах автоматики и вычислительной техники.Известны преобразователи аналоговых величин в цифровой код, состоящие из генератора тактовых импульсов, регистра тактов, логических схем И, регистра результата, управляющего линейным декодирующим преобразователем, связанным со сравнивающим устройством, к одному из входов которого подключают источник эталонного напряжения, соответствующего в каждый данный момент времени весу разряда преобразуемой величины.Известные преобразователи аналоговых величин в цифровой код имеют тот недостаток, что под воздействием помех возможен сбой любого из триггеров регистра результата или регистра тактов, что неизбежно приводит к искажению результата преобразования.Целью изобретения является повышение достоверности измерений в условиях воздействия помех.Это достигается тем, что в аналогоцифровом преобразователе единичные входы триггеров регистра результата соединены с нулевыми входами триггеров регистра тактов, а нулевые - с единичными соотРетственно, выходы триггеров регистров результата и тактов, кроме последнего, подключены ко входам ячеек дешифратора соответствия, а выходы последних триггеров - ко входу дешифратора несоответствия, выход которого через схему И подключен к первому входу генератора тактовых импульсов, выходы дешифратора соответствия через схемы ИЛИ подключены ко входам вентилей-формирователей; первый выход генератора так товых импульсов через вентиль подключен кодному входу сравнивающего устройства и через схемы И к единичным входам триггеров регистра результата и к нулевым входам триггеров регистра тактов; второй выход генератора через вентиль и схемы И подключен к нулевым входам триггеров регистра ре.зультата и к единичным входам триггеров регистра тактов, другие входы этих схем И подключены к выходу сравнивающего устройства; третий выход генератора тактовых импульсов соединен со входом дгшифратора несоответствия и со входами схем И, другие входы которых подключены к выходам дешифраторов соответствия, выход каждой из этих схем И, кроме первой, подключен к одному из входов соответствующей схемы ИЛИ, выходы которых соединены с нулевыми входами соответствующих триггеров регистра тактов и результата, схемы ИЛИ соединены между собой последовательно, ивыход последней из них через линию задержки и схему И подключен к нулевым входамтриггеров регистра и результата.На чертеже представлена структурная схема аналого-цифрового преобразователя.Она содержит генератор 1 тактовых импульсов, клемму 2 Пуск, сравнивающее устройство 3, триггеры 4 - 7 регистра тактов, триггеры 8 - 11 регистра результата, дешифраторы 12 - 15 соответствия, дешифратор 16 5 10несоответствия, декодирующий преобразователь 17, клемму 18 входного напряжения, шины 19 и 20 генератора, схемы И 21 - 23,выходную шину 24 генератора, схемы И25 - 36, линии задержки 37 и 38, схемы 15ИЛИ 39, 40, 41, схемы И 42 - 45 дешифратора, общую схему ИЛИ 46, вентилиформирователи 47 и 48, выходные схемы И49 и 50,Работа преобразователя состоит из двух основных режимов: режим отсутствия сбоев впроцессе преобразования элементов памяти(триггеров) под воздействием помех и режимналичия сбоев триггеров под воздействиемпомех. 25В первом режиме пры:сигнале Пуск схему устанавливают в исходное состояние, прикотором триггер 8 старшего разряда регистра результата, устанавливают в состояние1, а триггеры 9, 10, 11 последующих разря- З 0дов этого регистра, а также триггер сравнивающего устройства 3 и триггер 4 старшегоразряда регистра тактов - в состояние О.Триггеры 5, б, 7 последующих разрядов регистра тактов устанавливают в состояние 1. 35Причем триггеры обоих регистров имеют нулевые (О) и единичные (1) входы и единичные (1) и нулевые (О) выходы. С выходов О триггеров 10 и 11 подают разрешающий потенциал на один из входов схемы 40И 32, на второй вход которой подают. потенциал с выхода О триггера 9. С выходасхемы И 32 подают потенциал на один извходов логической схемы И 34, на второйвход которой подают потенциал с выхода 1 45триггера 8, благодаря чему с выхода схемыИ 34 разрешающий потенциал поступает наодин из входов схемы И 29, В то же времяв генераторе импульсов 1, на который также подают сигнал Пуск, формируют сдвинутые во времени импульсы первого такта налиниях первой, второй и третьей фазы - шины 19, 24 и 20 соответственно.Импульсом первой фазы по шине 19 черезвентиль-формирователь 47 (поскольку отсутствует потенциал Запрет 2) опрашиваютсхемы И 28 - 31, образующие совместно сосхемами И 21 - 23 логическую схему формирования прямого и обратного кодов. Так какподготовлена к работе только схема 29, тО 60триггер 9 устанавливают в состояние 1 импульсом с выхода схемы 29, а на выходе декодирующего преобразователя 17 формируюткомпенсационное напряжение Усоответствующее весу следующего (2-го) разряда, которое суммируется с весом 1-го разряда, присутствующим на выходе преобразователя 17 в исходном состоянии схемы. При этом со входа (а следовательно, и выхода) схемы И 32 снимают, а на вход схемы И 26 подают разрешающий потенциал. В результате этого на выходе схемы И 26 формируется разрешающий потенциал, который поступает на соответствующие входы схем И 21 и 30, подготавливая тем самым последние к работе.По шине 19 производят также опрос состояния, в котором находилось сравнивающее устройство 3 в момент, предшествующий появлению импульса на шине 19,При этом на выходе сравнивающего устройства 3, к клемме 18 которого подключают входное преобразуемое напряжение У, формируют разрешающий потенциал, если выполняется условие У( У и потенциал запрета - в противном случае.Импульсом второй фазы через вентиль-формирователь 48 (поскольку отсутствует потенциал Запрет 2) по шине 24 производят опрос схем И 21 - 23. Если на входе схемы 21 присутствует разрешающий потенциал с выхода сравнивающего устройства 3, то на выходе схемы 21 в этом случае формируется импульс, который устанавливает триггер 8 в О, а триггер 4 - в 1 состояние.Импульсом третьей фазы по шине 20 производят опрос схем 42 45 и сбрасывают в исходное состояние О триггер сравнивающего устройства 3.Импульс на выходе дешифратора несоответствия 16 подают на вход схемы И 50, на втором входе которой присутствует запрещающий потенциал в том случае, если триггер 7 находится в состоянии 1,На втором такте работа схемы происходит аналогично изложенному выше, с тем отличием, что в результате установки в состояние 1 триггера 10 импульсом первой фазы по шине 19 снимают разрешающий потенциал с выхода схемы И 26, а следовательно, и с соответствующих входов схем И 21, 30. и формируют разрешающий потенциал на выходе схемы И 27, а следовательно, и на соответствующих входах схем И 22, 31. Импульс второй фазы пропускают на выход схемы И. 22, если Ь,(У и устанавливают триггер 9 в О, а триггер 5 - . в 1 состояние. Импульс не проходит на выход схемы 22 в противном случае (0 х) У)Импульсом третьей, фазы по щине 20 производят опрос состояния схем И 42 - 45, аналогично изложенному выше и сбрасывают в исходное состояние триггер сравнивающего устройства 3.На третьем такте работа схемы происходит следующим образом.Импульс первой фазы по шине 19 подают на соответствующий вход схемы И 31 и устанавливают триггер 11 в 1, а триггер 7 - в О состояние. При этом с выхода 1 триг.гера 11 подают разрешающий потенциал насоответствующий вход схемы И 23, а с выхода 0 триггера 7 подают разрешающий потенциал на соответствующий вход схемы И50,Импульс второй фазы проходит на выходсхемы И 23, если О(Уустанавливаятриггер 10 в состояние 0, а триггер 7 - всостояние 1, и не проходит схему И 23в противном случае (У.) У,).Импульсом третьей фазы по шине 20 производят опрос схем 42 - 45 и сбрасывают в исходнбе состояние триггер сравнивающего устройства 3. При этом (в случае отсутствия помех) импульс третьей фазы проходит дешифратор несоответствия 16, схему И 49 и поступает на соответствующий вход схемы И50, с выхода которой формируется импульсзапрета, прекращающий работу трехфазногогенератора импульсов 1.Во втором режиме (наличие сбоев триггеров в процессе преобразования под действиемпомех) рассмотрим следующие случаи:а) сбой триггеров происходит после поступления импульса Пуск или после импульсатретьей фазы генератора 1;б) сбой триггеров происходит после поступления импульса первой фазы генератора.В первом случае при сбое триггеров послепервого такта на втором такте схема работает следующим образом. Поскольку в схемеимеются триггеры (например, 6, 10), которыенаходятся в одинаковом состоянии, то на выходах соответствующих дешифраторов соответствия (в данном случае 14) появляется потенциал Запрет 2, который через схемуИЛИ 46 поступает на вентили-формирователи 47 и 48, запрещая тем самым поступлениеимпульсов первой и второй фазы генератора1. По этой причине импульсы первой и второй фазы не произведут в схеме никаких изменений. Импульсом третьей фазы по шине20 опрашивают схемы И 42 - 45. На выходесхемы 43 появится импульс, так как на еевход подан разрешающий потенциал с выхода дешифратора 14, Импульс третьей фазычерез схемы 40 и 41 установит триггеры 6 и7 в единичное состояние, триггеры 10, 11 - внулевое. С выхода схемы 41 посылают импульс также на линию задержки 37, котораязадерживает импульс на время переходныхпроцессов в триггерах обоих регистров. С выхода линии 37 импульс подают на схемы И35, 36, Так как на вход линии задержки 38, вкоторой импульс задерживается на времяпрохождения импульсов второй и третьей фазы (шины 24, 20) генератора, не был поданимпульс первой фазы (шина 19) генератора,то импульс с выхода линии 37 не проходитна выход схем 35, 36.Если среди триггеров регистра результатаимеется хотя бы один триггер, находящийсяв состоянии 1, то посредством схем И 25,26, 27, 32, 34 выделяют первый справа триггер, находящийся " состоянии 1. Для наше го примера таким является триггер 9, так как на первом такте импульсом первой фазы по шине 19 генератора 1 посредством схемы И 29 он был установлен в 1. Поэтому на вход схемы И 30 подается разрешающий потенциал с выхода схемы И 26.На следующем такте схема работает аналогично.Пусть после первого такта происходит сбой триггера 9, а триггер 8 установлен в 0, тогда на выходе дешифратора соответствия 13 появляется потенциал Запрет 2, который через схему ИЛИ 46 поступает на вентили- формирователи 47 и 48. Импульсы первой и второй фазы генератора 1 не произведут в схеме по этой причине никаких изменений. Импульсом третьей фазы по шине 20 опрашивают схемы И 42 - 45, на выходе схемы 42 появляется импульс, которым посредством схем ИЛИ 39, 40, 41 устанавливают триггеры 9, 10 и 11 в нулевое состояние, а триггеры 5, 6 и 7 - в единичное.Так как на первом такте триггер 8 был установлен в состояние 0, то в регистре результата нет ни одного триггера, находящегося в состоянии 1. По этой причине на выходе схемы И 33 появляется разрешающий потенциал для схемы И 28, так как на входы схемы И 33 подают нулевой потенциал с выхода триггера 8 и разрешающий потенциал со схемы И 32,На следующем такте в случае отсутствия сбоев импульс первой фазы опросит схемы И 28 - 31. Так как только на схему И 28 подан разрешающий потенциал, то импульсом первой фазы триггер 8 устанавливается в единичное состояние. Импульс второй фазы (в случае отсутствия помех) в схеме не произведет никаких изменений, так как на входы схем И 21 - 23 подаются разрешающие потенциалы от схем И 26, 27 и триггера 11.В дальнейшем схема работает аналогично рассмотренному выше. Во втором случае, например, триггер 11 устанавливается в единичное состояние после поступления импульса первой фазы на втором такте. Тогда на выходе дешифратора соответствия 15 появляется потенциал Запрет 2, который через схему ИЛИ 46 подается на вентили-формирователи 47 и 48. Поскольку на вентиль 48 подан потенциал Запрет 2, то импульс второй фазы в схему не поступает. 55 60 65 5 10 15 20 25 30 35 40 45 50 Импульсом третьей фазы опрашивают схемы И 42 - 45. Так как на вход схемы 44 подан разрешающий потенциал с выхода дешифратора соответствия 15, то импульсом третьей фазы через схемы 41, 44 устанавливают триггер 11 в нулевое состояние, а триггер 7 - в единичное и подают его также на вход линии задержки 37. С выхода последней импульс посылают на входы схем И 35, 36. С выхода линии задержки 38 на входы схем И 35 и 36 подают в этот момент задержанный импул первой фазы генератора 1, 310270Поскольку первым справа триггером, находящимся в состоянии 1, будет триггер 10 (так как импульсом первой фазы на втором такте посредством схемы И 30 триггер был установлен в состояние 1, то на выходе схемы И 27 появляется разрешающий потенциал для схемы Зб. Таким образом, импульсом с выхода схемы Зб триггер 10 устанавливается в О, а триггер б - всостояние. В дальнейшем схема работает аналогично рассмотренному выше,Предмет изобретенияАналого-цифровой преобразователь, содержащий генератор тактовых импульсов, регистр тактов, регистр результата, выходы триггеров которого подключены к соответствующим входам декодирующего преобразователя, а выход последнего соединен со входом сравнивающего устройства, ко входам которого подключены два выхода генератора импульсов и источник преобразуемого напряжения, линии задержки, логические схемы, дешифраторы, отличающийся тем, что, с целью повышения достоверности измерений в условиях помех, единичные входы триггеров регистра результата соединены с нулевыми входами триггеров регистра тактов, а нулевые - с единичными соответственно, выходы триггеров регистров результата и тактов, кроме последнего, подключены ко входам ячеек дешифратора соответствия, а выходы последних триггеров - ко входу дешифратора несоответствия, выход которого через схему И подключен к первому входу генератора такто вых импульсов, выходы дешифратора соответствия через схему ИЛИ подключены ко входам вентилей-формирователей; первый выход генератора тактовых импульсов через вентиль подключен к одному входу сравни вающего устройства и через схемы И к единичным входам триггеров регистра результата и к нулевым входам триггеров регистра тактов, второй выход генератора через вентиль и через схемы И подключен к нулевым 15 входам триггеров регистра результата и кединичным входам триггеров регистра тактов, другие входы этих схем И подключены к выходу сравнивающего устройства, третий выход генератора тактовых импульсов соединен ",О со входом дешифратора несоответствия и совходами схем И, другие входы которых подключены к выходам дешифраторов соответствия, выход каждой их этих схем И, кроме первой, подключен к одному из входов соот ветствующей схемы ИЛИ, выходы которыхссединены с нулевыми входами соответствующих триггеров регистра тактов и результата, схемы ИЛИ соединены между собой последовательно, и выход последней из них через 30 линию задержки и схему И подключен кнулевым входам триггеров регистра и результата, 310270