Стереодекодер

(51)5 Н 04 Н 5/00 ИЗОБРЕТЕН ТЕНТУ вход стереодекодера, блок восстановления поднесущей частоты, квадратор, блок фазовой автоподстройки частоты, фазовый детектор, фильтр нижних частот, генератор, первый делитель частоты на два, коммутатор, выход опорного напряжения поднесущей частоты, блок сравнения фаз, первый электронный ключ, второй электронный ключ, третий делитель частоты на два, второй делитель частоты на два, первый переключатель, третий электронный ключ, второй переключатель, дополнительную частотно-задающую цепь, третий переключатель, вход источника питания, фильтр верхних частот,Стереодекодер обеспечивает прием сигналов радиовещания в системах с полярной модуляцией в системе с пилот-тоном. 1 з,п. ф-лы, 3 ил,(21) 4911700/09 (22) 04,12.90(56) Авторское с Ь 1272513, кл,л. М 32ледовательский институт н и П,П.П инвидетельН 04 Н 5/ ляты кин тво СС 00, 1981(57) Использование: в радиотехнике и телевидении, в качестве стереодекодера звука вЧМ радиовещательных и телевизионныхприемниках, Сущность изобретения; стереодекодер содержит суммарно-разностныйпреобразователь, четырехквадрантный перемножитель, корректирующий фильтр,вь 1 ходе блок ной модуляц тоном. Пер генератора введением д д щей цепи. Закорачивание третьим переключ лем емкости короектирующего филь обеспечивает необходимый баланс ам туд и фаз суммарного и разностного си лов на выходах стереодекодера в режи приема стереосигналов в системе с пи тоном и в системе с полярной модуляц осуществляемой без ослабления спек разностного сигнала в области поднесу частоты. Таким чивает приИзобретение относится к радиотехнике и телевидению и может быть использовано в качестве стереодекодера звука в ЧМ радиовещательных и телевизионных приемниках,Цель изобретения - прием сигналов радиовещания с частотной модуляцией в системах с полярной модуляцией с ослаблением и без ослабления.разностного сигнала в области поднесущей частоты и в системе с пилот-тоном, а также повышение устойчивости синхронизации при работе в системах с полярной модуляцией,Введенные в блок восстановления поднесущей частоты три электронных ключа, первый и второй переключатели, второй и третий делители частоты и дополнительная частотозадающая цепь реализуют две схемы восстановления поднесущей частоты на атетра ВЛИ- гнамах лотией,ей ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОС 6 АТЕНТ СССР) а: 31, 25 кГц в системах с полярией и 38 кГц в системе с пилотеключение частот настройки блока ФАПЧ осуществляется ополнительной частотоза аюобразом, стереодекодер обесп ем сигналов радиовещания с чстатной модуляцией в системах с полярной модуляцией с ослаблением и без ослабления разностного сигнала в области поднесущей частоты, а также в системе с пилот-тоном, В стереодекодер в блок восстановления поднесущей частоты введен фильтр верхних частот, причем первый вход блока сравнения фаз соединен с входом квадратора через фильтр верхних частог. Введессие фильтра верхних частот ослабляет мешающий суммарный сигнал на входе квадратора, устраняя тем самым эффект ослабления поднесущей частоты суммарным сигналом, а также его ограниччение в квадраторе.Таким образом фильтр верхних частот обеспечивает повышение утойчивости синхронизации при работе в системах с полярной модуляцией.На фиг, 1 приведена структурная схема известного устройства; на фиг, 2 - спектры сигналов в системах стереофонического вещанияа) система с полярной модуляцией сспектр разностного сигнала ослаблен в области поднесущейчастоты);б) система с пилот-тоном;в) система с полярной модуляцией без ослаблессия спектра разностного сигнала в области поднесусссей частоты; на фиг, 3 - структурс сея схема стереодекодера.Стереодекодер содеркит суммарноразностссый преобразователь 1, состоящий из четырехквадрантного перемножителя 2, вьсходы которого являются выходами стереодекодера, между которыми включен корректирующий фильтр 3. При этом первый вход суммарно-разностного преобразователя является входом стереодекодера 4, который соединен с входом блока восстановления поднесущей частотьс 5. Блок восстановления поднесущей частоты 5 содержит последовательно соединенные квадратор б и блок фазовой автоподстройки частоты 7. Блок ФАПЧ 7 состоит из последовательно включенных фазового детектора 8, фильтра нижних частот 9 и генератора 10. Выход генератора 10, являющийся выходом блока ФЛПЧ 7,через первый делитель частоты на два 11 подключен ко входам коммутатора 12, Выход коммутатора 12 является . выходом блока восстановления поднесущей частоты 13 и подключен ко второму входу суммарно-разностного преобразователя. Кроме того, блок восстановления поднесущей частоты содержит блок сравнения фаз 14,выход которого подключен к управляющему входу коммутатора, а первый вход является входом блока восстановления поднесущей частоты. Первый электронный ключ 15 включен между первым входом блока сравнения фаз 14 и первым входом фазового детектора 8. Второй электронный ключ16 включен "между вторым выходом первого5 делителя частоты 11 и вторым входом блокасравнения фаз 14, к которому подключеныпоследовательно соединессньсе третий 17 ивторой 18 делители частоты. Вход второгоделителя частоты 18 соединен со вторым10 выходом первого делителя частоты 11. Второй вход третьего делителя частоты 17 подключен к первому выходу первого делителячастоты 11. Входы питания третьего 17 ивторого 18 делителей частоты и первого15 электронного ключа 15 подключены к первому выводу первого переклсочателя 19, ковторому выводу которого подключены входы питания квадратора б, второго 16 и .третьего 20 электронных ключей, Третий20 электронный ключ 20 включен между выходом генератора 10 и вторьсм входом фазового детектора 8, к которому подключен выходвторого делителя частоты 18. Второй переключатель 21 включен между вторым вхо 25 дом генератора 10 и дополнительнойсастотозадающей цепью 22. Третий переключатель 23 включен параллельно емкостикорректирующего фильтра 3. Первый входблока сравнения 14 соединен с входосл квад 30 ратора б через фильтр верхних частот 24.Стереодекодер работает следующимобразом. Входной стереосигнал поступаетна вход 4 стереодекодера, содержащегосуммарно-разностный преобразователь 1,35 состоящий из четырехквадрантного перемножителя 2, выходы которого являются выходами стереодекодера, между которымивключен корректирующий фильтр 3. Этотфильтр осуществляет коррекцисо разност 10 ного сА - В) сигнала при приеме сигналов сполярной модуляцией сфиг. 2,а), При этом навторой вход перемнокителя 2 подается свыхода 13 опорное напряжение поднесущей частоты 31, 25 кГц, которое формирует 45 ся блоком восстановления поднесущейчастоты. В этом режиме все переключатели19, 21 и 23 находятся во втором положении(И), напряжение питания через переключатель 19 подано на квадратор б, электронные50 ключи 16 и 20 замкнуты, делители частоты17 и 19 выключены, электронный клсоч 15разомкнут, Формирование опорного напряжония 31 с 25 кГц блоком восстановления., поднесущей частоты 5 осуществляется сле 55 дующим образом,Отфильтрованный фильтром верхнихчастот 25 сигнал удваивается квадраторомб. Напряжение удвоенной поднесущей частоты 62,5 кГц выделяется блоком ФАПЧ 7.Затем это напряжение делится по частотена два первым делителем частоты 11 и через коммутатор 12 поступает на второй вход цетырехвадрантного перемножителя 2 в виде опорного напряжения, когерентного поднесущей частоте 31, 25 кГц. Управление коммутатором 12 обеспечивается при помощи блока сравнения 14 фаз напряжений поднесущей частоты входного стереосигнала (на входе блока 5) и опорного, поступающего через электронный ключ 16 со второго выхода первого делителя частоты 11,При приеме сигналов с полярной модуляцией без ослабления разностного сигнала (А-В) в области поднесущей частоты (фиг, 2 в) переключатель 23 переводится в положение, при котором емкость корректирующего фильтра закорочена,При приеме сигналов с пилот-тоном (фиг. 2,б) все переключатели 19, 21 и 23 Переводятся в первое положение (1), напряжение питания через переключатель 19 подано на делители частоты 17 и 18, электронный ключ 15 замкнут, электронные ключи 16 и 20 разомкнуты, квадратор 6 выключен, Входной сигнал с входа стереодекодера 4 через замкнутый электронный ключ 15 поступает на первый вход фазового детектора 8, Петля регулирования блока ФАПЧ 7, разомкнутая электронным ключом 20, замыкается с выхода генератора 10, через делитель частоты на два 11, делитель Частоты на два 18 на второй вход фазового детектора 8. При замкнутой таким образом петле регулирования блока ФАПЧ на выход 13 блока восстановления поднесущей частоты 5 через коммутатор 12 поступает опорное когерентное напряжение поднесущей частоты 38 кГц. Синхронизация петли осуществляется на цастоте пилот-тона (19 кГц). Отличие цастоты поднесущей в системе с пилот-тоном (38 кГц) от частоты поднесущей с полярной модуляцией(31, 25 кГц) компенСируется подключением дополнительной частотозадающей цепи 22 переключателем 21 к генератору 10, Блок сравнения фаз 14, управляющий коммутатором, сравнивает сигнал пилот-тона, содержащийся в стерео- сигнале, поступающем с входа сгереодекодера 4, с опорным когерентным сигналом пилот-тона с выхода делителя частоты на два 17. Третий делитель частоты 17 работает в фазосдвигающем на к/2 режиме деления, так что сигнал 19 кГц нз выходе третьего делителя 17 сдвинут на я /2 относительно сигнала 19 кГц на выходе второго делителя, частоты 18. Для этого третий делитель частоты 17 содержит два входа, второй - счетный, соединен с первым выходом первогоделителя 11, а первый-синхронизирующий, соединен с выходом второго делителя 18,Таким образом, стереодекодер обеспечивает прием сигналов радиовещания в системах с полярной модуляцией и в системе с пилот-тоном,Формула изобретения 1. Стереодекодер, содержащий суммарно-разностный преобразователь, состоящий из четырехквадрантного перемножителя, выходы которого являются выходами стереодекодера, между которыми включен корректирующий фильтр, при этом первый вход суммарно-разностного преобразователя, являющийся входом стереодекодера, соединен с входом блока восстановления поднесущей частоты, который содержит последовательно соединенные квадрэтор и блок фазовой автоподстройки частоты, состоящий из последовательно включенных фазового детектора, фильтра нижних частот и генератора, выход которого, являющийся выходом блока фазовой автоподстройки частоты, через первый делитель частоты на два подклюцен к входам коммутатора, выход которого является выходом блока восстановления поднесущей частоты и подключен к второму входу суммарно-разнсстного преобразователя, кроме того, блок восстановления поднесущей частоты содержит блок сравнения фаз, выход которого подключен к управляюьцему е.,оду коммута 10 15 20 25 30 35 тора, а первый вход является входом блока восстановления поднесущей частоты, о т л ич а ю щ и й с я тем, что, с целью приема сигналов радиовещания с частотной моду 40 ляцией в системах с полярной модуляцией и с пилот-током, в блок восстановления поднесущей частоты введены три электронных ключа, три переключателя, второй и третий 45 50 лителя частоты и вторым входом блока сравнения фаз, к которому подключены последовательно соединенные третий и второй делители частоты, вход последнею из которых соединен с вторым выходом первого делителя частоты, вход третьего делителя частоты подключен к первому входу первого делиеля частоты, входы гитания первого и второго делителей частоты и первого электронного ключа подключены к первому выводу первого переключателя, к делители частоты и дополнительная частотозадающэя цепь, причем первый электронный ключ включен между первым входом блока сравнения фаэ и первым входом фазового детектора, второй электронный ключ включен между вторым выходом первого де 1838883второму выводу которого подключены входы питания квадратора, второго и третьего электронных. ключей, последний из которых включен между выходом генератора и вторьил входом Фазового детектора, к которому подклюЧен выход второго делителя частоты, второй переключатель включен между вторым входом генератора и дополнительной частотозадающей цепью, первый вход блока сравнения соединен с входом квадратора, а третий. переключатель включен параллельно емкости корректирующего Фильтра.2. Стереодекодер по и, 1, о т л и ч а ющ и й с я-тем, что, с целью повышения 5 устойчивости синхронизации при работе всистемах с полярной модуляцией, в блок вос, становления поднесущей частоты введенфильтр верхних частот, причем первый вход блока сравнения фаз соединен с входом квад ратора через фильтр верхних частот.1838883 Я+Я А-Ю едактор Т, Рожко Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина Заказ 2929 ВНИИПИ Уа уп. 19 югд Яъ О 8 кй) Составитель В. МилехинТехред М,Моргентал Корректор П, Гереши Тираж Подписноерственного комитета по изобретениям и открцтиям при ГКНТ.СС 113035, Москва, Ж, Раушская наб 4/5