Устройство обнаружения кодов групповой синхронизации

( Ж, 1812628 А 1 51)5 Н 03 К 5/1 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР. Изобретение относится к импульсной . пульсов, счетный вход второго счетчика имтехнике и может быть использовано в уст-. пульсов 2 соединен с выходом первого элеройствахавтоматикиивычислительнойтех- . мента И 3, выход второго элемента И 4 ники. соединен с выходной шиной 16 и с й-входом фЦель изобретения - повышение досто- ЯЯ-триггера 5, каждый из каналов дешифра- ОО верности обнаружения. ции данных 10,1-10.Й состоит из блока па- . аНа фиг. 1 приведена электрическая фун- мяти 11.1 - 11 й, выход каждого из которыхЯ кциональная схема устройства; на фиг. 2 - соединен с О-входом 0-триггера 12.1-12.Й, Ос, пример выполнения блока дешифрации. выход которого соединен с информационУстройство обнаружения кодов группо- ным входом сдвигового регистра 12,1-12.Й, вой синхронизации содержит первый и вто- выходы которого соединены со входами элерой счетчики импульсов 1 и 2, первый и мента совпадения 14.1-14,Й, причем выхо-, , второй элементы И 3 и 4, йЗ-триггеры 5, да элементов совпзденйя каждого из йФ блок дешифрации 6, запоминающее устрой- .каналов дешифрации данных 10.1-10.Й со-.: ф ство 7, первый и второй формирователи им- единены с соответствующими входами втопульсов 8 и 9, й каналов дешифрации рогоэлементаИ 4, выходкоторогосоединен данных 10.1-10 Й, й блоков памяти 11.1- с установочным входом первого счетчика 11.ЙЙ,О-триггеров 12.1-12 Й, й регистров, импульсов 1, выход которого соединен с ., сдвига 13,1-13 Й,. й элементов совпадения . первым входом элемента И 3, выходы млад.1-14. йших разрядов соединены с соответствуюСчетный вход первого счетчика 1 им- щими адресными входами блоков памяти пульсов соединен с шиной 15 тактовых им,1-11.Й каждого из Й каналов дешифра(21) 4878318/21(71) Особое конструктоского энергетического и(57) Устройствообнаружения кодов групповой синхронизации может быть использовано В устройствах автоматики и вычислительной техники. Устройство содер- . жит: 2 .счетчика импульсов, 2 элемента И, ЙЯ-триггер, блок дешифрации, запоминающее устройство; 2 формирователя импульсов, й каналов дешифрации данных, й блоков памяти, й О-триггеров, й регистров сдвига, Й элементов совпадения, входную шйну, шину тактовых импульсов, шину сброса, выходную шину. 2 ил.ции данных 10.1-10.й, выходы старших разрядов соединены с соответствующими входами блока дешифрации 6, выходы которого соединены с соответствующими входами разрешения блоков памяти 11,1-11.й каж дога из Й каналов дешифрации данных 11,1 - 10.й, информационные входы блоков памяти 11,1 - 11 Я каждого из М каналов дешифрации данных 10. 1 - 10, И соединены со входной шиной 17, входы запись-счи тывание которых соединены с выходом первого формирователя импульсов 8, вход которого соединен с шиной тактовых импульсов 15, са счетными входами регистров сдвига 13,1 - 13.й каждого из И каналов де шифрации данных 10,1 - 10,М и со входам второго формирователя импульсов 9, выход которого соединен с С-входам Р-триггеров 12.1 - 12.М каждого из И каналов дешифрации 10,1-10,К, причем выходы 20 запоминающего устройства соединены с соответствующими информационными входами первого счетчика имйульсов 1, адресные входы - с соответствующими выходами второго счетчика импульсов 2, установач ный вход которого соединен с шиной сброса 18 и Я-входом ВЯ-триггера 5, прямой выход которого соединен со вторым входом первого элемента И 3.Рассмотрим работу данного устройства 30 для случая, когда информация передается группами слов. Каждая группа состоит из 64 шестнадцатиразрядных слав. В каждой группе четыре слова Отводятся пад синхронизацию (коды групповой синхронизации). 35 В словах с порядковыми номерами 10, 26 и 42 - прямой код последовательности деБрюижна, а в 58-м слове - обратный кад последовательности де-Брюижна, Блок памяти 11,1 - 11 Я в данном устройстве выпал няет функцию сдвигающего регистра, разрядность которого должна быть 64 х 16=1024 разряда, что соответствует емкости одной группы слов, В качестве памяти необходимо использовать оперативное зэ поминающее устройства (ОЗУ), Так как код групповой синхронизации содержит четыре слова, то данное устройство должно иметь четыре канала, причем первые три канала должны обнаруживать 10, 26 и 42 (прямой 50 код последовательности де-Брюижна), а четвертый канал - 58 слово (обратный код. последовательности де-Брюижна), Следовательно, три первых канала будут идентичными, а четвертый канал будет отличаться 55 от.первых трех только схемой совпадения. Так как соседние слова, входящие в код групповой синхронизации, отстоят друг от друга на 16 информационных слов, т,е, 16 х 16=256 разрядов, следовательно, информационная емкость блока памяти 11.1 должна быть 256 бит, а полная информационная емкость памяти ОЗУ для нашего случаяравна 256 х 4=1024 бит.Часть данного устройства, состоящая изтриггера 5, элемента И 3, счетчика 2 и программируемого запоминающего устройства7, служит для программной подстройки адреса блока памяти 11.1-11 под входную информацию (под группу слов) для вхожденияданного устройства в синхронную работу.При дайной синхронной работе 10-е словакаждой группы слов записываются в блокпамятй 11.1 первого канала, 26-е слова - вблок памяти 11.2 второго канала, 42-е слова- в блок памяти 11,3 третьего канала, э 58-еслава - в блок памяти 11,4 четвертого канала.Устройство работает следующим образом,Информация с вь 1 ходной шины 17 поступает на входы даннь 1 х всех блоков памяти 11,1-11,4 ОЗУ, Сигнал "Сброс",поступающий с шины 18, устанавливаеттриггер 5 в "единичное" состояние, а счетчик 2 - в "нулевое" состояние. Счетчик 2устанавливает на выходе запоминающегоустройства 7 содеркимое нулевой ячейки,которое подается на установочные входысчетчика 1. По тактовому сигналу, поступающему с тактовой шины 15, происходит начальная установка адреса счетчика 1,Данный счетчик устанавливает адрес ячеекпамяти всех блоков памяти, а блок дешифрации 6, который представляет собой логическую схему, по старшим разрядамсчетчика 1 выбирает один из четырех блоковпамяти, Принципиальным моментом работы данного устройства является то, что завремя действ%я одного тактирующего импульса происходит запись входной информации в одну определенную ячейку блокапамяти с адресом, установленным на выходе счетчика 1, и считывание информации изячеек всех блоков памяти 11,1 - 11,4 с тем жеадресом, т.е. на время считывания информации блок дешифрации 6, на всех своих выходах формирует сигнал выбора кристалловвсех четырех блоков памяти.Сигналы, управляющие режимами записи и считывания информации в блоках памяти, вырабатываются в формирователесигналов 8.На фиг. 2 приведена электрическая схема данного формирователя. Информаций свыходов блоков памяти 11,1-11.4 поступаетна входы данных соответствующих Р-триг-геров 12,1-12,4, По сигналам поступающимс формирователя 9, информация с выходовблоков памяти 11.1-11.4 переписывается втриггеры 12,1-12.4. Далее информация по- жения между информацией и адресом памяступает на входы сдвиговых регистров 13.1- .ти от цикла к циклу, что обеспечивает оты.4. По тактовым импульсам, поступающим скание необходимого взаимного положения с тактовой шины 16, информация записыва- информации и адреса памяти. Рассмотрим, ется в сдвиговые регистры, Следовательно, 5 как работает данная часть устройства.по каждому тактовому импульсу будет про- Как только счетчик 1 насчитает 1024 такисходить запись минимального элемента . товых импульсов(полный цикл), на его выховходнойинформациивопределеннуюячей- де сформируется сигнал конца цикла, ку памяти с адресом, указанным в счетчике который, пройдя через элемент И 3, увели, и считывание минимального элементаин чит адрес счетчика.2 на единицу. На выходе формации со всех блоков памяти с теми же запоминающего устройства 7 изменится наадресами и запись этой информации в соот- чальный адрес. По тактовому импульсу данветствующие сдвигающие регистры 13,1-, ных начальный адрес переписывается в 13,4, Разрядность сдвигающих регистров . счетчик 1, что изменит взаимное расположеравна шестнадцати двоичным разрядам, 15 ние информации и адреса блоков памяти, что позволяет записывать в них полностью если и в этом случае не произойдет нужного шестнадцатиразрядные слова. Если 20-е совпадения, то следуещий имдульс конца слово полностью запйшется в сдвигающий цикла со счетчика 1 нзменит по той же церегистр 13,1, в это же время на сдвигающем . - почке адрес счетчика .1 н так будет продолрегистре 13,2 полностью запишется 26-.е .20 жатьсядотехпор,покеинформвцняиедрес слова, а в сдвигающемрегистре 13.3 полно-памяти не займут поаожеиие, в котороМ стью. запишется 42-е слово, а в сдвигающем 10-е информационное саВо йолностьа зарегистре 13.4 запишется 58-е слово. Данная. пишется е первом канаа, 26-е слово - во .расстановка информации на сдвигающих: второмканэле,42-есаао. - етретьемкенэрегистрах объясняется тем, что между ячей-: 25 ле, а 5 Э-е само - в четвертом канале, 8 этом ками памяти с одинаковыми адресами со- случае сигнал обнеруаева с вцкодЕ зласедних блоков памяти расположено 256 бит мента И 4 поступэет на установочный еад ячеек памяти - столько же; сколько мини- триггераи устанавливает.юге в "нулевое" мальных информационных элементов рас- . состояиие, При этом происходит эакрьггмеположено между соседними кодами 30 элементаИЗдлапроквкденнйнмпульФоа груйповой синхронизации, При таком рас- конца цикла. Помимо этого снгнаа обнаположении инфЬрмации произойдет совпа- ружения сбросит счетчик 1 а "нулюео 9" .дение еена всех элементах совпадения . состояние, что. обеспечнт нормальную14.1-14,4 и на их выходах появятся сигналы синхронную работу устройства.совпадения, Эти сигналы поступают на вхоАлгоритм, еокоторому программмруютды элемента И 4. Информация, характери- ся начальные адреса счетчике 1, записакзующая обнаружение кодов групповой . ныев ячейки памяти запоминающего синхронизации, на выходе элемента И 4 по- устройства 7. зависит от размещенюа кодов явится только тогда, когда в одно и то же групповой синхронизации внутриииформавремя на всех входах данной схемы появят ции. Время вхождения данного устройстве ся сигналы совйадения, Так работает дан- в синхронную работу зависит от оптймаль" ное устройство в случае, когда входная ностиданного алгоритма.информация и адрес ячейки памяти записиФ о р м у л а и з о б р е т е н и я располокены таким образом, при котором. Устройство обнаружения кодов группо-е информационныеслова полностью бу вой синхронизации, содержащее первый дут записываться в блок памятй 11.,1, 26-е счетчик импульсов, счетный вход которого слова - в блок памяти 11,2 и т,д. Данное . соединенсшинойтактовыхимпульсов, вторасположение информации и адреса ячейкирой счетчик импульсов, счетный вход кото- .памяти записи является частным случаем. В . рого соединен с выходом первого элемента общем случае данное расположение носит 50 И, второй элемент И, выход которбго соедислучайныйхарактер, Устройство обнаруже- нен с выходной шиной, ВЯ-триггер и входния кодов групповой синхронизации рабо- ную шину, о т л и ч а ю щ е е с я тем, что, с тает циклически. Каждый цикл состоит из целью повышения достоверности обнаругрупйы слов, состоящей из 64 слов, Цикли- жения, в него введены шина сброса, первый ческая работа данного устройства приводит 55 и второй формирователи импульсов, запок тому, что взаимное положение информа- минающее устройство, блок дешифрации иции и адреса не меняется от цикла к циклу, М каналов дешифрации данных, каждый из Схема, состоящая из триггера 5; элемента И которых состоит из блока памяти, выход ко, счетчика 2, запоминающего устройства 7, торого соединен с О-входом О-триггера, выобеспечивает изменение взаимного поло- ход которого соединен с информационнымвходом сдвигового регистра, выходы которого соединены с входами элемента совпадения, причем выходы элементов совпадения каждого из М каналов дешифрации данных соединены с соответствующими входами второго элемента И, выход которого соединен с В-входом ВЗ-триггера и с установочным входом первого счетчика импульсов, выход которого соединен с первым входом первого элемента И, выходы младших разрядов соединены с соответствующими адресными входами блоков памяти каждого из М каналов дешифрации данных, выходы старших. разрядов соединены с соответствующими, входами блока дешифрации, выходы которого соединены с соответствующими входами разрешения блоков памяти каждого из Й каналов дешифрации данных, информационные входы блоков памяти каждого из Й каналов дешифрации данных соединены с входной шиной, входы записи-считывания которых соединены с выходом первого формирователя импульсов, вход которого соединен с Б шиной. тактовых импульсов, со.счетнымивходами регистров сдвига каждого из йканалов дешйфрации данных и с входомвторого формирователя импульсов, выход которого соединен с С-входом О-триггеров 10 каждого из й каналов дешифрации дан-ных, причем выходы запоминающего устройства саединейы: с соответствующими ийформационными входами первого счетчика импульсов, адресные входы - . с соот .ветствующими входами второго счетчика,импульсов, установочный вход которого соедйнен сшиной сброса и 3-входом ВЗ-трйггера, прямой выход которого соединен с вторым входом первого але мента И., Заказ 1580 ВНИИПИ Госу Тиражвенного комитета по изобрет 113035, Москва, Ж, Раушс Подписноеям и открытиям при ГКНТ СССРнаб., 4/5Э