Цифровой синтезатор частот

(72) В.С,Станков и А.Б.Сучкова ,(6) Гйвтек Ю Р, Справочйик по цифроаналоговым и аналого-цифровым преобразователям. - М.; Радио и связь, 1982, с. 255.(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике и может использоваться в цифровых синтезаторах частот, основанных на.вычислении выборок синусоиды. Устройство содержит блок установки кода частоты (1), й-разряд, Ж, 1771059 А 1 2ный;накопитель кодов (2), преобразователь кода фазы в код амплитуды (3), опорный генератор (4), цифроаналоговый преобразователь (5), фильтр нижних частот (6), два блока элементов И-НЕ (8, 9), два О-триггера (10, 11), два инвертора(12, 13), два элемента И-НЕ (14, 15), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (16). Все перечисленные блоки соединены следующим образом: 1-2-3-8-9-5-6, 4-10 - 16-11-14-8, 4-12-11, 3-13 - 14-8, 33- 15 - 9, 2-.10, 2-16, 2-11, 11-15, 4-2, Цель изобретения - повышение спектральной частоты выходных сигналов - достигается при помощи введения О-триггеров 10, 11, инверторов 12, 13, элементов И-НЕ 14, 15 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16. 3 ил.Изобретение относится к радиотехникеи может использоваться в цифровых синтезаторах частот, основанных на вычислениивыборок синусоиды,Цель изобретения - повышение спектральной чистоты выходных колебаний,На фиг.1 представлена структурная схема предлагаемого синтезатора; на фиг.2,3 -временные диаграммы, поясняющие работупредлагаемого. цифрового синтезатора частот,Цифровой синтезатор частот по фиг.1содержит последовательно соединенныеблок 1 установки кода частоты, й-разрядный накопитель 2 кодов и блок 3 преобразо- .15вателя кода фазы в код амплитуды, опорныйгенератор 4, выход которого соединен с тактовым входом й-разрядного накопителя 2.кодов, последовательно соединенные цифроаналоговый преобразователь (ЦАП) 5 и 20фильтр нижних частот 6, выход которого является выходом 7,устройства,.а также первый 8 и второй 9 блоки элементов И-НЕ,последовательно соединенные первый 100-триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2516, последовательно соединенные второй11 О-триггер и первый 14 элемент И-НЕ,второй 15 элемент И-НЕ, первый 12 инвертор, включенный между выходом опорногогенератора 4 и тактовым входом второго 11 30О-триггера, второй 13 инвертор, включеннйй между выходом сигнала старшего разряда преобразователя 3 кода фазы в кодамплитуды и другим входом первого 14 элемента И-НЕ, при этом выход сигнала й35разряда накопителя 2 кодов соединен синформационным входом первого 10 Отриггера, с другим входом элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 16 и входом сбросавторого 11 .О-триггера, информационный 40вход которого подсоединен к выходу элемента ИСКЛЮЧАЮЩЕЕ.ИЛИ 16, а выходсигнала старшего разряда преобразователя3 кода Фазы в код амплитуды соединен спервым входом второго элемента 15 И-НЕ, 45второй вход которого соединен с выходомвторого 11 О-триггера, выходы преобразователя 3 кода фазы в код амплитуды поразрядно соединены с первыми входамисоответствующих элементов И-НЕ первого 508 блока элементов И-НЕ, вторые входы которых подсоединены к выходу первого элемента 14 И-НЕ, выход второго 15 элемента,И-НЕ соединен с первыми входами каждогоиз и элементов И-НЕ второго 9 блока элементов И-НЕ, вторые входы которых соединены с выходами соответствующих элементов И-НЕ первого 8 блока элементов И-НЕ,.а выход опорного генератора 4 соединен с тактовым входом первого 10 О-триггера, выход каждого из п элементов И-НЕ второго 9 блока И-НЕ соединен с соответствующим входом цифроаналогового преобразователя 5.Цифровой синтезатор частот по фиг.1 работает следующим образом. В блоке 1 устанавливается двоичное значение коа синтезиремой.частоты К - Ко 2+ К 1 2 + +Ки 2 (й - целое число). Число К представляет собой отношение синтезируемой выходной частоты 1 с (о 1 с 1 о/4) к одной четвертой значения частоты опорного генератора 4 10/4. Это число поступает на информационный вход й-разрядного накопителя 2 кодов, на вход синхронизации (или тактовый вход) которого поступают синхронизирующие импульсы с выхода опорного генератора 4, На выходе й-разрядного накопителя 2 кодов в каждый тактовый момент времени тп иТо, и = 1,2,3 (То 1 Ло - длительность тактового интервала) фомируется число Вл = Во 2+ В 12 +Вн 2 по следующему алгоритму: Вл - В+ К, которое пропорционально фазе синтезируемого коЛебания. В блоке 3 число Вл преобразуется в код, соответствующий выборке синусоиды в данный тактовый момент времени, который далее, пройдя через блоки 8, 9 элементов И-НЕ, преобразуется в аналоговую величину в цифроаналоговом преобразователе (ЦАП) 5. На выходе ЦАП 5 формируется ступенчатое напряжение, близкое к синтезируемому, из которого фильтр 6 формирует синусоидальный выходной сигнал.Первый О-триггер 10 задерживает импульсный сигнал предстаршего разряда 2 й-разрядного накопителя 2, поступающий на его информационный О-вход, на один период опорной частоты (фиг,2 г,д). На выходе логического элемента 16 ИСКЛЮЧАЮЩЕЕ ИЛИ по Фронту и спаду импульсов предстаршего разряда й-разрядного накопителя 2 кодов формируются короткие положительные импульсы длительностью, равной периоду сигнала опорного генератора 4 х ц - То - 1/то (Фиг.2 е). Второй О-триггер 11 сдвигает эти импульсы во времени на половину периода сигнала опорного генератора 4 (фиг,2 ж), что достигается инвертированием тактовых импульсов, поступающих на С-вход второго 11 Р-триггера первым инвертором 12 относительно тактовых импульсов на С-входе первого 10 0-триггера (фиг,2 б), На выходе второго 11 О-триггера импульсы, сформированные по спаду импульсного сигнала пред- старшего разряда, отсутствуют, поскольку в моменты их возникновения триггер блоки 17710595 10 15 20 25 устройства. 30 35 40 руется уровнем лог. "О" по установочному В-входу (фиг.2 ж).Работа однофазного О-триггера с установочным й-входом описана (см. Букреев И,Н., Мансуров Б.МГорячев В,И. Микроэлектронные схемы цифровых устройств. - М,: Советское радио, 1973, с. 58).На выходах первого 14 и второго 15 управляющих логических элементов формируются короткие отрицательные импульсы длительностью ти" То = 1/то и частотой следования, равной частоте выходного сигнала, причем на выходе первого 14 логического элемента они будут присутствовать при равенстве старшего разряда преобразователя 3 кода фазы в код амплитуды лог. "0" (фиг.2 в,з), а второго 15 логического элемента - лог "1" (фиг.2 в, И).Значения выборок преобразователя 3 кода фазы в код амплитуды проходят на цифроаналоговый преобразователь 5 через два блока 8, 9 логических элементов И-НЕ беэ изменения, когда импульсы на выходах управляющих логических элементов 14, 15 отсутствуют. В момент импульса на выходе первого 14 управляющего логического элемента нв выходах первого блока 8 логических элементов И-НЕ все поразрядные значения кода выбора становятся равными лог. "1", а на выходе вгорого 9 блока - лог. "0", что соответствует минимальному значению формируемого синусоидального сигнала. В моментимпульса на выходе второго 15 управляющего логического элемента все поразрядные значения выборки на выходе второго 9 блока логических элементов И-НЕ становятся равными лог, "1", что соответствует максимальному значению формируемого сигнала.Выходная частота предлагаемого устройства, как и устройства-прототипа, определяется частотой, с которой происходит переполнение накопителя кодов и равна 1 С - К1 о/й, где 1 о - частота опорного сигнала, К - код синтезируемой частоты, й - емкость накопителя кодов(см. Гнатек Ю.Р. Справочник по цифроаналоговым и аналого-цифровым преобразователям. - . М; Радио и связь, 1982, с. 257).Если К кратно М, то после каждого переполнения накопителя кодов число, оставшееся в нем (остаток накопителя 1 ), либо равно нулю, либо остается неизменным, т.е. значения выборок от периода к периоду выходного сигнала устройства будут точно повторяться, В этом режиме требуемый коэффициент преобразования частоты 1 оЛс будет реализован точно, в результате чегов спектре выходного сигнала побочные составляющие, обусловленные неточным делением, отсутствуют.Если К не кратной, фиг.З(й =16, К-З), то значение . изменяется в пределах 0 1 К (см, фиг.За) и требуемый коэффициент Ь/1 реализуется неточно, что приводит (см. фиг.Зг) и отклонению выборок синтезируемого колебания от своих экстремальных (максимальногО и минимального) значений от периода к периоду выходного сигнала устройства, в результате чего в спектре выходного сигнала появляются по-бочные составляющие, т.е. чистота спектра выходного колебания синтезатора ухудшается, что особенно сильно сказывается на максимальных синтезируемых частотах при 5 с, близких к Ь/4, так как в этом случаескачки выборок выходного сигнала ЦАП,достигают наибольшего значения,Введение двух блоков элементов И-НЕ, первого и второго О-триггеров, первого и второго элементов И-Н Е, двух инверторов и элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИ позволило в предлагаемом устройстве исключить отклонение выборок синтеэируемых колебаний от своих экстремальных значений (см.фиг,Зд) и тем самым повысить спектральную чистоту выходных колебаний Формула изобретения Цифровой синтезатор частот, содержащий последовательно соединенные блок установки кода частоты, Й-разрядный накопитель кодов и преобразователь кода фазы в код амплитуды, последовательно соединенные цифроаналоговый преобразова-. тель и фильтр нижних частот, опорный генератор, выход которого соединен с тактовым входом М-разрядного накопителя кодов, отл ича ющий с я тем, что, с целью повышения спектральной чистоты выходных сигналов, в него введены первый и второй блоки элементов И-НЕ, последовательно соединенные первый О-триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные второй, 0-триггер и первый элемент И-НЕ, второй элемент И-НЕ, между выходом опорного генератора и тактовым 50 входом второго Р-триггера введен первый инвертор, между выходом сигнала старшего разряда преобразователя кода фазы в код амплитуды и другим входом первого элемента И-НЕ введен второй инвертор, при этом выход сигнала (Й)-го разряда накопителя кодов соединен с информационным входом первого О-триггера, с другим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и входом сброса второго О-триггера, информационный вход которого подсоединен квыходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход сигнала старшего разряда преобразователя кода фазы в код амплитуды соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с вы ходом второго О-триггера, выходы преобразователя кодафазы в код амплитуды поразрядно соединены с первыми входами соответствующих Элементов И-НЕ первого блока элементов И-НЕ, вторые входы кото рых подсоединены к выходу первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первыми входами каждого из элементов И-НЕ второго блока элементов И-НЕ, вторые входы которых соединены с выходами соответствующих элементов ИНЕ первого блока элементов И-НЕ, а выход опорного генератора соединен с тактовым входом первого О-триггера, выход каждого из й-элементов И-НЕ второго блока элементов И-НЕ соединен с соответствующим входом цифроаналогового преобразователя.1 111 ИИ ИЯР -й оставитель А.Сучковаехред М.моргентал рректор, М.йароши актор аз 3048 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытия 113035, Москва, Ж-Зб, Раушская наб 4/5 КНТ оизводствен 3 Вихор Ф/1 ГлРафщф МЮ ВФ ройстЖ) тельский комбинат "Патент", г, Ужгород, ул. Гагарина, 101