Цифровой фильтр

)5 Н 03 Н 17/06 М 3/О ОПИСАНИ АВТОРСКОМУ СВ БРЕТЕНИЯ ЛЬСТВУ(54) ЦИФРОВОЙ ФИЛЬТ 6 ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР. %44нко, О.Р.Пристайко и 2.542(088.8)идетельство СССР 03 Н 17/06, 1988. Изобретение относится к вычислительной технике, является усовершенствованием изобретения по авт. св. В 1568213 и может быть использовано, например, в системах обработки изображений для идентификации сигналов по их корреляционным и спектральным характеристикам.Цель изобретения - расширение функциональных возможностей за счет определения соответствия двух входных сигналов на интервале реализации.с точностью до заданного расстояния между ними.Функциональная схема цифрового фильтра приведена на чертеже.Цифровой фильтр содержит мультиплексор 1, блок 2 центрирования, счетчик 3. интервала реализации, счетный триггер 4, первый К-й вычислительные блоки 5(К3), (К+ 1)й - (2 К)-й вычислительные блоки 6 и элемент И 7, Первый - К-й вычислительные блоки содержат компаратор 8 нуля, многоуровневый дельта-модулятор 9, входной буферный регистр 10, вычитатель 11, первый и второй выделители 12,13 переднего фронта, выделитель 14 заднего фронта, элемент ИЛИ 15, счетчик 16 импульсов и выходной(57) Изобретение относится к вычислительной технике и является усовершенствованием изобретения по авт, св. ЬЬ 1568213. Его использование позволяет расширить функциональные возможности фильтра за счет определения соответствия двух входных сигналов на интервале реализации с точностью до заданного расстояния между ними. Это достигается благодаря введению вычислительных блоков, сравнивающих скорости роста числа нулей соответствующих порядков входных сигналов, 1 ил. буферный регистр 17,выходы 18 (К+1)-й - (2 К)-й вычислительные блоки 6 содержат первый и второй вычитатели 19,20, буферный регистр 21, выделитель 22 модуля и элемент 23 сравнения, входы 24 сравнения, выходы 25, первый и второй информационные входы 26,27 фильтра, тактовый вход 28 и выход 29 индикации фильтра,Многоуровневый дельта-модулятор 9 во а втором вычислительном блоке 5,2 имеет не четное число уровней квантования, т.е. 0 квантовую характеристику с центральным (у подавлением слабых сигналов.Цифровой фильтр работает следующим образом.Входные аналоговые сигналы х 1(т) и х 2 (т), поступающие на входы 26 и 27, за время, равное двумпоследовательным интервалам реализацйи О, подвергаются следующей обработке, Пусть в первом интервале реализации О, длина которого определяется частотой дискретизации Т и козффициентом деления счетчика 3, через мультиплексор 1 на вход блока 2 центрирования поступает входной сигнал х 1(т). При помощи блока 2 центрирования иэ сигналах 1(т) удаляется постоянная составляющая и одновременно производится коррекция спектра сигнала с подчеркиванием и подавлением отдельных полос частот. В каждом блоке 5, (1) за время первого интервала реализации О произвопится определение числа нулей -го порядка О входного цен(1)трированного сигнала: в первом блоке 5,1 - число 01пересечений сигналом х 1(т) нулевого уровня, во втором блоке 5.2 - число 02 пересечений производной сигнала х 1(т) нулеваго уровня, в третьем блоке З.З - число Оз пересечений второй производной сигнала х 1(т) нулевого уровня и т.д. В конце интервала реализации О значения О записываются в выходные буферные регистры 7 блоков 5 и поступают на соответствую. щие выходы 18.,В следующем интервале реализации %( Ог = О )через мультиплексор 1 на вход блока 2 центрирования поступает второй входной сигнал х 2 который в этом интервале реализации обрабатывается аналогично сигналу х 1(т) в предыдущем интервале времени И . В результате в конце этого интервала реализации на выходах 18Фиксирются значения числа нулей -го поряд ", О )входного центрированного сигнала х 2(т).В вычислительных блоках 6. (К) производится обработка последовательностей числа нулей: определяется скорость роста нулей как функции от 1 лх порядка - ЬО ) =О( ) - О - 1, =1,К для первого и второго сигналов (Я = 1,2) и сравнение разности скоростегл роста -го порядка сигналов хф), х 2(т),Ь 3(") - ЛО 4 )с доверительным интервалом д О для соответствующей скорости. Скорость роста числа нулей первого порядка равна числу нулей первого порядка ЛО ( ) = 01 ( ), так как ОИ = О.Таким образом, если выполняется условие д О )ЛО(1) - ЬО , т.е. расстояние между входными сигналами, определяемое последовательностью разностей скоростей роста числа нулей соответствующих порядков укаэанных сигналов, меньше доверительного значения (для соответствующей скорости), на выходах 25. блоков формируются значения логической единицы, в противном случае - сигнал логического нуля.Поэтому в конце каждого интервала реализации О при выполнении условия д 9 )Ь 01 ) - Л О( )(1) для всехК и наличии импульса со счетчика 3 на выходе элемента И 7, являющемсявыходом 29 индикации фильтра, формируется сигнал логической единицы, сигнализирующий о совпадении сигналов х 1(т) и хф) сточностью до заданного расстояния (д СЦ наинтервалах реализации 91 и 6 . В следующих интервалах реализации работа фильтра повторяется - в четных интервалахсравниваются скорости роста числа нулейсигналов х 1(т) и х 2(т), а в нечетных - х 2(т) и хф)на двух предыдущих интервалах реализации,Рассмотрим работу цифрового фильтраболее подробно.Пусть в первом интервале реализации9 счетный триггер 4 находится в единичномсостоянии. Тогда сигнал с его выхода, поступающий на управляющий вход мультиплексора 1, разрешает прохождение входногоаналогового сигнала хф) на вход блока 2центрирования. При помощи блоков 5.1 - 5.Кпроизводится определение числа нулейпервого - К-го порядков сигнала х 1(т) следующим образом.С входа 28 на тактовый вход счетчика 3поступает н еп реры вная посл едовател ьность импульсов, частота Т которых определяется частотой дискретизации входногосигнала при дельта-модуляции и соответствует отсутствию перегрузки по крутизнецентрированного входного сигнала с выхо- .да блока 2. Эа время интервала реализацииОв первом блоке 5.1 при помощи компаратора 8 и счетчика 16 производиться подсчетпересечений входным центрированным сигналом нулевОго уровня (из плюса в минус ииз минуса в.плюс), В конце интервала реализации О по переднему фронту импульсас выхода переполнения счетчика 3 содержимое счетчика 16 записывается в регистр 17,а счетчик 16 обнуляется, т.е. подготавливается к следующему циклу накопления. Таким образом, на выходах регистр 17 блока5,1 формируется число нулей 01 первого5 О порядка центрированного входного сигнала, которое сохраняется на этих выходах втечение следующего интервала реализации.Во втором блоке 5.2 центрированныйвходной сигнал с блока 2 подвергается дис 55 кретизации и квантованию с частотой Тпри помощи дельта-модулятора 9, на выходах которого формируются знак и абсолютное значение приращения входного сигналапо правилуполнения счетчика 3 интервала реализации в буферных регистрах 21 блоков 6.1. Благодаря последовательной смене значений (О 1) на (О") на входах и выходах регистра 21 присутствуют значения скоростей ооста ЬО(1) ЬО(2) ( ЬО(2 ) ЬО, ), поступающие на входы второго вычитателя 20. На его выходах формируется разность сигналов на его первых и вторых входах Ь Ы " ) - Ь С(При помощи выделителя 22 выделяется абсолютное значение укаэанной разности 1 Ь 1(1) - Ь С(2) 1, которое сравнивается элементом 23 сравнения с доверительным интервалом д О для значения скоростей 1- го порядка, которое поступает на вторые выходы элемента 23 с входов 24 сравнения вычислительного блока 6.1. При выполнении условия д О1 Ь С( " ) . Ь О 1( ) 1, т е. если разность скоростей роста числа нулей 1-го порядка первого и второго сигналов меньше доверительного значения для данной скорости, то на выходе элемента 23 сравнения формируется сигнал логической единицы, в противном случае - сигнал логического нуля.Последовательность доверительных значений (д Оф) (1 =1,К) задает расстояние между входными сигналами, поэтому при выполнении условия (1) и при наличии импульса с выхода переноса счетчика 3 на выходе элемента И 7 формируется сигнал логической единицы, поступающий на выход 29 фильтра и сигнализирующий о совпадении входных сигналов х 1(т) и х 2(1) с точностью до заданного расстояния(д Р ) .В следующем интервале реализации производится сравнение скоростей роста числа нулей сигнала хф) относительно х 1(1), т,е, снова проверяется расстояние между указанными сигналами с помощью соотношения:д (1 ЬО(2) Ь 1(1)и цикл работы фильтра повторяется,Формула изобретения Цифровой фильтр по авт,св. 1 Ф 1568213, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет определения соответствия двух входных сигналов на интервале реализации с точностью до заданного расстояния между ними, в фильтр введены мультиплексор, счетный триггер, элемент И и (К+1)-й - 2 К-й 5 вычислительные блоки, (К+1)-й вычислительный блок содержйт вычитатель, выделитель модуля, элемент сравнения и буферный регистр, выходы которого подключены к первым входам вычитателя, выходы которого 10 через выделитель модуля соединены с первыми входами элемента сравнения, каждый из (К+2)-го - 2 К-го вычислительных блоков содержит первый и второй вычитатели, буферный регистр, выделитель модуля и эле мент сравнения, выходы первоговычитателя соединены с первыми входами второго вычитателя и информационными входами буферного регистра, выходы которого подключены ко вторым входам второго 20 вычитателя, выходы которого через выделитель модуля соединены с первыми входами элемента сравнения, вторые входы вычитателя и информационные входы буферного регистра (К+1)-го вычислительного блока 25 обьединены с первыми входами первого вычитателя(К+2)-го вычислительного блока и подключены к выходам первого вычислительного блока втооые входы первого вычитателя (К+Я-го (1 =2,К - 1) и первые входы первого вычитателя 30 (К+1+1)-го вычислительных блоков подключены к выходам )-го вычислительного блока, вторые входы первого вычитателя 2 К-го вычислительного блока подключены к выходами К-го вычислительного блока, вторые 35 входы элементов сравнения (К+1)-гоК-говь 1 числительных блоков являются соответственно первыми - К-ми входами сравнения фильтра, тактовые входы буферных регистров (К+1)-го - 2 К-го вычислительных блоков 40 обьединены с первым входом элемента И ивходом счетного триггера и подключены к выходу счетчика интервала реализации, выход счетчика триггера соединен с управляющим входом мультиплексора, первый и 45 второй информационные входы которогоявляются одноименными входами фильтра, выход мультиплексора соединен со входом блока центрирования, выходы элементов сравнения (К+1)-гоК-го вычислительных 50 блоков подключены к соответствующим входам элемента И, выход которого является выходом индикации фильтра.1695493 Составитель О. РевинскийТехред М.Моргентал Корректор М. Демчи Редактор Т. Орло Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина,аказ 4172 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5