Анализатор активности непрерывных сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(19) (11 02 15 Н 0 ПИСАНИЕ ИЗОБРЕТАВТОРСКОМУ СВИДЕТЕЛЬСТВУ Я РЫВНЬ(57) Изной тесистем иг.1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(56) Авторское свидетельство СССР1 Ф 1438004, кл. Н 03 М 3/02, 1987.Авторское свидетельство СССРМ 1347188, кл. Н ОЗ М 3/02, 1985.Авторское свидетельство СССР1 Ф 1568242, кл. Н 03 М 3/02, 1988. АЛИЗАТОР АКТИВ НОСТИ Н ЕП РЕГХ СИГНАЛОВбретение относится к вычислительхнике связи, Его использование вх с адаптивной дискретизацией непрерывных сигналов (для сжатия данных или распознавания образов) позволяет повысить точность и расширить функциональные возможности путем сравнения числа критических точек входного и эталонного сигналов в заданной полосе частот на заданном интервале реализации, Анализатор содержит модулятор 1 линейной дельта-модуляции, триггер 5, элемент И 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, счетчик 9 интервала реализации, счетчик 10 импульсов, буферный регистр 11 и блок 13 сравнения. Поставленная цель достигается благодаря введению блока 2 управления, вычислителя 3 цифрового фильтра, накапливающего сумматора 4, элемента ИЛИ-НЕ 8 и триггера 12, а также выполнению счетчика 10 импульсов реверсивным. 2 ил.В(х) 55 лгде х(т) - сигнал, предвэоительно восстановленный из сигнала Впформирующийся в(х,Изобретение относится к вычислительной технике и технике связи и можетиспользоваться в системах с адаптивнойдискретизацией непрерывных сигналов, например, в устройствах сжатия данных или 5распознавания образов,Цель изобретения - повышение точности и расширение функциональных возможностей путем сравнения числа критическихточек входного и эталонного сигналов в заданной полосе частот на заданном интервале реализации.На фиг, 1 представлена блок-схема анализатора; на фиг. 2 - пример выполнения иподключения блока управления и вычислителя цифрового фильтра,Анализатор содержит модулятор 1 линейной дельта-модуляции (ЛДМ), блок 2управления, вычислитель 3 цифровогофильтра, накапливающий сумматор 4, первый триггер 5, элементИ 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, элемент ИЛИ - НЕ 8,счетчик 9 интервала реализации, счетчик10 импульсов, буферный регистр 11, второйтриггер 12 и блок 13 сравнения. На фиг. 1 25обозначены информационный вход 14, первые - третьи установочные входы 15 - 17,первый - пятый выходы 18 - 22,Блок 2 управления выполнен (фиг, 2) натактовом генераторе 23, первом и втором 30счетчиках 24 и 25 импульсов, элемент ИЛИ -НЕ 26, сумматоре 27 и формирователе 28импульсов, На фиг. 2 обозначены первый,второй и третьи выходы 29 - 31 блока 2 управления. 35Вычислитель 3 цифрового фильтра содержит (фиг. 2) блок 32 постоянной памяти,элемент 33 эквивалентности, реверсивныйсчетчик 34, источник 35 постоянного (нулевого) кода, блок 36 переключения и блок 37 40оперативной памяти,Работа анализатора основана на принципе преобразования аналоговых сигналовв однораэрядн дельта-кодовую последовательность Вп ", ее цифровой фильтрации 45с дальнейшей логической и временной обработкой. На первом этапе производитсяпреобразование непрерывного аналогового сигнала х(т) в дельта-кодову(ю последовательность (еп ), пО, е, Е (-1,1), 50цепи обратной связи модулятора 1 ЛДМ. На втором этапе производится фильтрация входного сигнала путем свертки входной и весовой последовательности в формате линейной дельта-модуляции, при этом текущее значение выходного сигнала вычислителя 3 фильтра равно М у=еттт " еп-пт, (1)(Ь) (х)гп =0 где (етп ), п 1 = О, М- весовая последова(л)тельность. Одновременно на этом этапе осуществляется накопление результатов свертки, т,е, в накапливающем сумматоре 4 формируется значение сигнала П асуп=922 ук, представляющего собой последовательность первых разностей (приращений) отфильтрованного выходного сигнала. Поэтому путем соответствующего выбора алгоритма фильтрации из входного зашумленного сигнала устраняется (ослабляется) шумовая составляющая, т.е, число критических точек в выходном сигнале фильтра равно (приближается) истинному в заданной полосе частот, На третьем этапе производится логическая обработка отфильтрованной последовательности первых разностей Чуп, При этом значение знакового разряда равно: О, ЧупО,1, Ъ. О. Вп = Тогда, при выполнении условия ВпВпимеем наличие критической точки (максимума или минимума) во входном сигнале, Характер критической точки входного сигнала уточняется следующим образом. Если в и-м периоде дискретизации Вп= О, Вп.1 = 1, то сигнал имеет максимум (или сигнал имел постоянное значение и начинает уменьшаться), если Вп = 1, Вп= 0 - сигнал имеет минимум (или сигнал уменьшался и имеет постоянное значение),На следующем этапе временной обработки число критических точек 02 отфильтрованного входного сигнала, т,е, суммарное число минимумов и максимумов, сравнивается с заданным 02 эт на интервале реализации О. Причем, при выполнении условия02 эт Л 02 доп0202 эт Ь 02 допгде Л 02 доп - допустимое отклонение числа критических точек эталонного и входного сигналов, формируется признак соответствия входного сигнала эталонному,Анализатор работает следующим образом,Входной аналоговый сигнал х(т), поступающий на вход 14 анализатора, по импульсам с первого выхода 29 блока 2 управления, поступающим на тактовый вход модулятора 1, преобразуется в дельта-кодовую последовательность Вп и поступает(хна информационный вход вычислителя 3 цифрового фильтра, По управляющим сигналам с третьих выходов блока 2 в вычислителе 3 эа период дискретизации входного сигнала производится вычисление свертки входной (еп" ) последовательности (п 0) и записанной в блоке.3 весовой (егп ) после(д довательности согласно (1), Вычисление второй разности ч=уп является частью цифровой фильтрации (сглаживания) дельта- модулированного входного сигнала,Значения свертки (ч= 2 уп ), п О, по импульсам с второго выхода 30 блока 2 записываются в накапливающий сумматор 4, в котором производится непрерывное суммирование (накопление) значений чуп. В резчльтате суммирования в накапливающем сумматоре 4 формируются текущие значения сигнала чуп, соответствующие последовательности первых разностей (приращений) отфильтрованного (сглаженного) выходного сигнала.Сигнал с выхода знакового разряда накапливающего сумматора 4, соответствующий значению Вп, поступает на информационный вход первого триггера 5 и фиксируется в нем при поступлении заднего фронта импульса с второго выхода 30 блока 2, Поэтому до поступления указанного импульса на информационном входе и прямом выходе первого триггера 5 присутствуют сигналы Вп и Вп, поступающие на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Если Вп ФВп, то на втором выходе 19 анализатора появляется импульс. сигнализирующий о наличии критической точки (экстремума) входного сигнала, Одновременно, если Вп = Вп= 1, то на выходе элемента И 6 появляется импульс, поступающий на первый выход 18 анализатора и сигнализирующий о наличии минимума, Аналогично, если Вп = Вп= О, то на выходе элемента ИЛИ - НЕ 8 появляется импульс, поступающий на третий выход 20 анализатора, и свидетельствующий о наличии50 0 выполняется ранее принятое условие02 эт02 то при выполнении условия ЛО 2 доп02 эт 02 по импульсу, поступающему с выхода переполнения счетчика 9, на выходе блока 13 сравнения, являющемся пятым выходом 22 анализатора, формируется признак соответствия входного сигнала эталонному. Если же Л Ог доп02 э - 02 то импульс на выходе блока 13 сравнения отсутствует. 1015 2025 3035 4045 максимума. Сигнал Ьп 1 снимается с инверсного выхода первого триггера 5Импульсы с частотой дискретизации Тд 1 поступают также на счетный вход счетчика 9, задающего длину интервала реализации,на котором производится временная отработка входного сигнала, заключающаяся в сравнении числа критических точек входного и заданного сигналов. Длина интервала реализации 0 пропорциональна коэффициенту пересчета М счетчика 9 0 = Тд И. Время анализа (длина реализации) задается установкой соответствующего значения напервых установочных входах 15 анализатора, которые являются входами задания коэффициента деления счетчика 9, В конце интервала реализации 0 на выходе переполнения счетчика 9 формируется импульс, поступающий на вход разрешения параллельной записи реверсивного счетчика 10 ивход обнуления второго триггера 12. По импульсу переполнения счетчика 9 в реверсивный счетчик 10 с входов параллельной записи, являющихся вторыми установочными входами 16, записывается число критических точек эталонного входного сигнала 02 эт, а триггер 12 устанавливается в нулевое состояние. Сигнал с прямого выхода второго триггера 12 поступает на управляющий вход реверсивного счетчика 10, который в этом случае работает на вычитание, Импульсы с выхода элемента ИСКЛЮЧАЮЩЕЕ .ИЛИ 7, сигнализирующие о наличии критической точки во входном сигнале, поступают на счетный вход реверсивного счетчика 10, уменьшая его состояние.Рассмотрим сначала случай, когда 02 02 эт, Тогда в конце интервала реализации 0 по импульсу, поступающему с выхода переполнения счетчика 9, в буферномрегистре. 11 фиксируется значение разности числа критических точек эталонного и отфильтрованного входного сигналов 02 эг - 02, которая поступает на первые информационные входы блока 13 сравнения. На вторые информационные входы блока 13 сравнения с третьих установочных входов 17 анализатора подается значение ЛО 2 доп. Если за интервал реализацииВ случае, если за время О число критических точек отфильтрованного входного сигнала 0202 эт, то в некоторый момент времени 11 0 происходит полное обнуление реверсивного счетчика 10, в результате чего на его выходе переполнения формируется импульс, поступающий на счетный вход второго триггера 12, При этом триггер 12 переводится в единичное состояние, а реверсивный счетчик 10 начинает работать на сложение, Поэтому в конце интервала реализации О по импульсу с выхода переполнения счетчика 9 в регистр 11 записывается значение 02 - 02 э, которое сравнивается блоком 13 сравнения со значением Ь 02 д,п, Если ЛО 2 лоп02 - 02,т, то на пятом выходе 22 анализатора формируется импульс, сигнализирующий о выполнении данного условия, В противном случае импульс на выходе 22 отсутствует.Одновременно импульс с выхода переполнения счетчика 9 поступает на вход обнуления второго триггера 12 и вход разрешения параллельной записи реверсивного счетчика 10, устанавливая их в исходное состояние, после чего этап временной обработки в анализаторе повторяется,Таким образом, на пятом выходе 22 анализатора импульс формируется только при совпадении числа критических точек входного и эталонного сигналов с заданной точностью Л 02 доп, т,е, индицируется обнаружение входного сигнала с заданным числом критических точек эа интервал реализации. Совместный анализ временного положения импульсов на выходах 18-20 при наличии импульса на выходе 22 за интервал реализации О, фиксируемый импульсами на четвертом выходе 21 анализатора, позволяет проводить детальное изучение и обнаружение сигналов наиболее простыми методами, одновременно проводя предварительный отбор входных рвализаций по импульсам с пятою выхода 22,Для синхронной и синфазной работы устройства необходимо, чтобы тактовый вход сумматора 4 и буферного регистра 11 был прямой, а тактовый вход триггера 5 - инверсным динамическим.Таким образом, при подаче на вход 14 анализатора зашумленного входного сигнала х(1) на выходе 18 формируется сигнал только при наличии минимума в выходном сглаженном сигнале, на выходе 20 - сигнал только при наличии максимума в выходном сглаженном сигнале, на выходе 19сигнал только при наличии указанных критических точек (минимумов или максимумов). Сигналы на выходах 18-20 фильтрах отсутствуют5 10 15 20 25 30 35 40 45 50 55 если сглаженный выходной сигнал остается постоянным или изменяется монотонно.ф При этом выходной сглаженный сигнал в анализаторе не формируется, а формируется только сигнал первой разности сглаженного выходного сигнала, на основании которого и производится анализ, что позволяет увеличить точность при анализе зашумленных сигналов.Сигналы на выходах 18 - 20 устройства с точностью до постоянной временной задержки, равной М,ТД, где Тл - период дискретизации входного сигнала при дельта-модуляции, соответствуют экстремумам (критическим точкам) входного сигнала, Постоянная задержка на М тактов при необходимости может быть учтена при дальнейшей обработке сигнала,Формула изобретения Анализатор активности непрерывных сигналов, содержащий модулятор линейной дельта-модуляции, информационный вход которого является информационным входом анализатора, первый триггер, инверсный выход которого соединен с первым входом элемента И, выход которого является первым выходом анализатора, прямой выход первого триггера подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со счетным входом счетчика импульсов и является вторым выходом анализатора, буферный регистр, счетчик интервала реализации, выход переполнения которого подключен к разрешающему входу блока сравнения, о т л и ч а ю - щ и й с я тем, что, с целью повышения точности и расширения функциональных возможностей путем сравнения числа критических точек входного и эталонного сигналов в заданной полосе частот на заданном интервале реализации, в анализатор введены второй триггер, вычислитель цифрового фильтра, накапливающий сумматор, элемент ИЛИ - НЕ и блок управления, первый выход которого соединен с тактовым входом модулятора линейной дельта-модуляции, выход которого подключен к информационному входу вычислителя цифрового фильтра, выходы которого соединены с информационными входами накапливающего сумматора, второй выход блока управления подключен к счетному входу счетчика интервала реализации и тактовым входам первого триггера и накапливающего сумматора, выход знакового разряда которого соединен с информационным входом первого триггера, вторыми входами элементов И и ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом элемента ИЛИ-НЕ, второй1658386 10 Составитель О.Ревинскийедактор В.Бугренкова Техред М.Моргентал Корректор М.шароши Заказ 1722 Тираж 466 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при Г КНТ СС 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент Ужг Од, ул.Гагарна,вход которого подключен к инверсному выходу первого триггера. выход элемента ИЛИ - НЕ является третьим выходом анализатора, третьи выходы блока управления соединены с соответствующими управляющими входами вычислителя цифрового фильтра, вход разрешения записи счетчика импульсов объединен с тактовым входом буферного регистра и входом обнуления второго триггера, подключен к выходу переполнения счетчика интервала реализации и является четвертым выходом анализатора, выходы разрядов счетчика импульсов соединены с информационными входами буферного регистра, выходы которого подключены к первым информационным входам блока сравнения, выход которого является пятым выходом анализатора, вы ход переполнения счетчика импульсов соединен с счетным входом второго триггера, выход которого подключен к входу управления направлением счет счетчика импульсов, установочные входы счетчика 10 интервала реализации, счетчика импульсов и вторые информационные входы блока сравнения являются соответственно первыми - третьими установочными входами анализатора,
СмотретьЗаявка
4685490, 03.05.1989
ПРЕДПРИЯТИЕ ПЯ В-8751, ФИЗИКО-МЕХАНИЧЕСКИЙ ИНСТИТУТ ИМ. Г. В. КАРПЕНКО
ТИМЧЕНКО АЛЕКСАНДР ВЛАДИМИРОВИЧ, ПРИСТАЙКО ОЛЕГ РОМАНОВИЧ, ТИМЧЕНКО СВЕТЛАНА ВИКТОРОВНА
МПК / Метки
МПК: H03M 3/02
Метки: активности, анализатор, непрерывных, сигналов
Опубликовано: 23.06.1991
Код ссылки
<a href="https://patents.su/5-1658386-analizator-aktivnosti-nepreryvnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Анализатор активности непрерывных сигналов</a>
Предыдущий патент: Дельта-декодер
Следующий патент: Преобразователь двоично-десятичного кода в двоичный
Случайный патент: Цифровой измеритель частоты и отношения двух частот