Устройство для приема многочастотных сигналов

(57) Изобретение Цель изобретения тойчивости. Устргетеродин 2, кан состоит из полосов и порогового блок сигнала и блок 8 нала, Цель дости анализа и подавл ществляет опрос не найдется кана сутствует. 4 ил. 46С. И. КосякинТупицын ельство СССР 1. 27/30, 1987. ЛЯ ПРИЕМА МНОНАЛОВ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР К АВТОРСКОМУ СВИ(54) УСТРОЙСТВО ДГОЧАСТОТНЫХ СИГ относится к радиотехнике.- повышение помехоусво содержит смеситель 1, алы, каждый из которых ого фильтра 3, детектора 4 а 5, блок 7 хранения копии определения символа сиггается введением блока 6 ения помех, который осуканалов до тех пор, пока л, в котором помеха от10 15 20 25 30 35 40 45 50 55 1. мт.ние относится к радиотехнике, .,+;с; б,:ть использовано в асинхронных дрсгнцх сис: мх связи и является дополнительны.;. к вт. св, Ло 1540031.Цель изобретения - повьппение помехоустойчивости.На фиг, 1 изображена структурная электрическая схема устройства; на фиг. 2 структурная схема порогового блока; на фиг. 3структурная схема блока анализа и подавления помех; на фиг. 4 - фрагмент блока определения символа сигнала.Устройство содержит смеситель 1, ге"еродин 2, полосовые фильтры 3, детекторы 4 пороговые блоки 5, блок 6 анализа и подав- ,)ения помех, блок 7 хранения копии сигнала, блок 8 определения символа сигнала. Пороговые блоки 5 содержат компараторы 9 и 1 О, элемент ИЛИ 11, Ю-триггер 12 управления, йнтегратор 13, состоящий из элемента И 14 и блока 15 задержки, элементы И 1618.5 лок 6 состоит из дешифратора 19, элементов И 20, дифференциального блока 21, триг"ера 22, элементов ИЛИ 23 - 25, генератора 26 тактовой частоты, элемента И 27, блока 28 задержки, элемента ИЛИ 29, элемента И 30, триггера 31, элемента И 32, элементов ИЛИ 33 и 34.Блок 8 содержит элемент И 35, вычитающий блок 36, блок 37 сравнения с нулем, )лемент ИЛИ 38, счетчики 39 и 40 и элемент ИЛ И 41.Устройство работает следующим образом.При нажатии кнопки Вкл на блоке 6 йифференциальный блок 21 формирует запускающий импульс, который переводит ) риггеры 12 в нулевое состояние, триггеры 22 И 31 в единичное состояние, обнуляет через рлемент И 41 счетчики 39 и 40, устанавливает распределитель. блока 7 в исходное состояние 1 т, е. к готовности распределения очередного импульса в первый канал), а также через элемент ИЛИ 23 запускает генератор 26 блока 6. С прямого выхода триггера 22 подается сигнал на вторые входы элементов И 20 и разрешение на прохождение тактовых импульсов с выхода генератора 26 через блок 28, элемент И 30 и ИЛИ 29 на тактовый вход С распределителя блока , который считывает содержимое ячеек регистра хранения копии сигнала блока 7 в очередности с 1-й по М, которое в двоичном коде одновременно поступает на вход В вычитающего блока 36 и входы дешифратора 19, При этом вычитание чисел в вычитающем блоке 36 производиться не будет, поскольку сигнал разрешения, снимаемый с выхода элемента И 27, отсутствует. При подаче на вход дешифратора 19 содержимого первой ячейки на одном из его выходов, связанных через элемент И 20 с пороговым блоком того канала, где ожидается приход первого элемента полезного сигнала, появляется сигнал, который, пройдя через элемент И 20, одновременно подается на вторые входы элементов И 16 и 17 порогового блока 5. Если в канал с данным пороговым блоком 5 поступает мощная узкополосная помеха, напряжение которой превышает пороговое напряжение У,р, то наряду с компаратором 10 (Сlр)СI ) срабатывает компаратор 9, т. е, на его выходе появляется сигнал который через элемент ИЛИ 11 переводит триггер 12 в единичное состояние, что запрещает прохождение полезного сигнала через элемент И 18 и при наличии сигнала с выхода дешифратора 19 через элемент И 16 блока 5, элемент ИЛИ 34 блока 6 и элемент ИЛИ 38 блока 8 обеспечивает подачу сигнала на счетный вход счетчика 39 с коэффициентом счета М. Если в канал с данным пороговым блоком 5 поступает узкополосная помеха. имеющая амплитуду, меньшую или равную амплитуде полезного сигнала, но продолжительность достаточную, чтобы накопиться и превысить порог У,в течение времени т)пт (фиг, 1 г), то данная помеха вызывает срабатывание интегратора 13, состоящего из блока 15 задержки и элемента И 14 со временем интегрирования Т,=пт(коэффициент и может, например, выбираться из условия 1,5(п(2) . Сигнал с выхода интегратора 13, т, е. с выхода элемента И 14, через элемент ИЛИ 11 подается на вход Ю-триггера 12 и вызывает отключение данного канала. В случае, если канал, где ожидалось появление первого элемента полезного сигнала поражен помехой, второй тактовый импульс, снимаемый с выхода генератора 26, произведет опрос второй ячейки регистра хранения копии сигнала блока 7, содержимое которой после подачи на вход дешифратора 19 приводит к появлению сигнала, служащего для опроса порогового блока 5 канала, где ожидается появление второго элемента полезного сигнала и т. д. Опрос будет продолжаться до тех пор, пока не будет найден канал, в котором помеха отсутствует. Триггер 12 порогового блока 5 этого канала находится в нулевом состоянии, поэтому при поступлении сигнала с очередного выхода дешифратора 19 происходит срабатывание элемента И 17. Сигнал с выхода этой схемы через элемент ИЛИ 24 блока 6 переводит триггер 22 блока 6 в нулевое состояние, останавливает через элемент ИЛИ 25 генератор 26 и переводит распределитель блока 7 в предшествующее (из с-го в (с - 1) -е) состояние.При поступлении элемента полезного сигнала в первый .не пораженный помехой канал срабатывает элемент И 18 порогового блока 5. Сигнал с выхода этого элемента одновременно подается на вход шифратора блока 8 и через элементИЛИ ЗЗ на второй вход элемента И .32 блока 6. Так как триггер 31 находится в единичном состоянии, тоэлемент И 32 срабатывает, запускает через элемент ИЛИ 23 генератор 26 и переводит триггер 31 в нулевое состояние. Тактовые импульсы с выхода генератора 26 через элементы И 27 (триггер 22 к этому времени на ходится в нулевом состоянии) и ИЛИ 29 проходит на вход С распределителя блока 7, который после прихода первого импульса будет опрашивать ( - 1)-ю ячейку регистра копии сигнала, после прихода второго - -ю10 ячейку и т. д. Содержимое ячеек с выхода блока 7 подается на вход А вычитающего блока 36, производящего вычитание двоичных чисел, поскольку имеется сигнал разрешения, снимаемый с выхода элемента И 27 В случае, если канал, с которого ожидается 15 поступление очередного элемента полезного сигнала, поражен помехой, на соответствующий вход шифратора блока 8 сигнал поступать не будет, поэтому с его выходов в двоичном коде будет сниматься число нуль и при очередном вычитании блок 37 зарегистрирует результат, отличный от нуля, т. е. появится сигнал на выходе АФ блока 37. Всего таких случаев при приеме полезного сигнала должно быть не больше г, иначе счетчик 40 не сработает, т. е. сигнал обнаружен не бу дет. После того, как будет опрошена последняя ячейка регистра хранения копии сигнала блока 7, срабатывает счетчик 39, который формирует при отсутствии сигнала с выхода . счетчика 40 ответ, что за время наблюдения полезный сигнал не обнаружен, устанавли- ЗО вает себя и счетчик 40 в нулевое состояние, останавливает генератор 26 и приводит в0 а злеменаа 116 лака б исходное состояние распределитель блока 7. Если при приеме полезного сигнала счетчик 40 зарегистрирует число нулевых разностей большее или равное М - г, то он срабатывает и формирует ответ, что полезный сигнал обнаружен. Сигнал с выхода этого счетчика также приводит к обнулению счетчиков 39 и 40, останову генератора 26 и приведению в исходное состояние распределителя блока 7,формула изобретенияУстройство для приема многочастотных сигналов по авт. св.1540031, отличаьщееся тем, что, с целью повышения помехоустойчивости, введен блок анализа и подавления помех, причем выходы пороговых блоков соединены с соответствующими входами блока хранения копии сигнала через блок анализа и подавления помех, первый и второй дополнительные выходы пороговых блоков соединены соответственно с второй и третьей группами входов блока анализа и подавления помех, вторая группа т-выходов которого соединена с вторыми входами соответствующих пороговых блоков, третий выход соединен с третьими входами пороговых блоков и первым дополнительным входом блока определения символа сигнала, второй дополнительный вход которого соединен с четвертым выходом блока анализа и подавления помех, четвертая группа входов которого соединена с выходами блока хранения копии сигнала.. Кравчук28 по изобрете - 35, Рау ш инат Патен СостРедактор Е. Копча Техред АЗаказ 3899 Тираж 5НИИПИ Государственного комитета113035, Москва, ЖПроизводственно. издательский комб азареваКорректор М. Шаро 1 пиПодписноениям и открытиям при ГКНТ СССская наб., д. 45т, г. Ужгород, ул. Гагарина, 1 О 1