Устройство для передачи и приема дискретных сообщений

Изобретение относится к технике связи и может использоваться при построении систем передачи цифровой информацииЦель изобретения - повышение помехоустойчивости.На фиг. 1 приведена структурнаяэлектрическая схема устройства, на фиг. 2 - временные диаграммы, поясняющие его работу.Устройство для передачи и приемадискретных сообщений содержит напередающей стороне источник 1 сообщений, регистр 2 сдвига, первый фазоразностный манипулятор 3, передатчик 4, генератор 5 несущей частоты,второй фазоразностный манипулятор 6сумматор 7 по модулю два и блок 8 синхронизации, на приемной стороне - приемник 9, два идентичных канала 10 обработки сигналов, состоящие каждый из фазового детектора 11, линии 12 задержки и блока 13 выбора минимума, многоканальный коммутатор 14, 25 первое запоминающее устройство (ЗУ) 15, дешифратор 16, ключ 17, регистр 18 сдвига, сумматор 19 по модулю два, коммутатор 20, первый декодер 21, блок 22 синхронизации, первый умножитель 23 частоты на два, фазовый детектор 24, второе ЗУ 25 второй декодер 26, первый 27 и второй 28 блоки задержки, второй умножитель 29 часто- ты на два, фазовращатель 30, а передатчик 4 и приемник 9 соединены через линию 31 связи.Устройство работает следующим образом,40На передающей стороне информационный сигнал источника 1 сообщений, состоящий из символов "1" и "0" длительности Т (фиг, 2 а), определяемой частотой импульсов на тактовом выходе 4 блока 8 синхронизации (фиг, 2 б), представляется в виде пачек, состоящих из К символов (К ъ 4), например из четного числа К = 4 символов (фиг.2 а), и поступает на К-разрядный регистр 2 сдвига, а после задержки в нем (фиг. 2 в) - на вход фазоразностного манипулятора 3. Входы сумматора 7 по модулю два подключены к выходам четных разрядов регистра 2 (к выходам55 нечетных разрядов при нечетном К).Выходные. символы сумматора 7 формируются в моменты, определяемые импульсами на выходе синхронизации блока 8 (фиг. 2 г) с тактовой частотойГ/К, и используются для манипуляциипо фазе (на 0,90 ) несущего колебания генератора 5 в манипуляторе 6, Манипуляция осуществляется так, чтопри поступлении символа "1" с выходасумматора 7 на вход манипулятора б,начальная фаза изменяется на величину+90 или -90 относительно значенияа афазы на предыдущем тактовом интервале,а при поступлении символа "0" сохраняет свое значение. В результате этого она может принимать два значения:а0 и 90 . Далее сигнал с выхода манипулятора б манипулируется по фазе(на О, 180 ) выходным сигналом регистра 2 с тактовой частотой Г в фазоразностном манипуляторе 3. В результатев сигнал вводится основная информацияо передаваемых символах источника 1сообщений с частотой Р (фиг. 2 в) идополнительная информация о четностиили нечетности числа символов "1" начетных или нечетных позициях пачкис частотой Р/К (фиг. 2 д), В передатчике 4 сигнал усиливается, переноситсяв нужный диапазон частот и передаетсяпо линии связи.На приемной стороне информационныйсигнал с выхода приемника 9 поступаетна информационные входы двух каналов10 обработки сигналов, отличающихсясигналами, поступающими на их сигнальные входы. На сигнальный вход первогоканала 10 подается несущая частотас первого выхода блока 22 синхронизации непосредственно, а на сигнальныйвход второго канала 10 - со сдвигом на90 через Фазовращатель 30,Таким образом, при поступлении очередной пачки информационных сигналовдлительности КТ правильное Фазовоедетектирование сигналов в пачке осуществляется только в одном из каналов (Фазовый детектор 11), Временноеположение символов на выходах фазовыхдетекторов 11 показано на Фиг. 2 е.Определение номера такого канала производится по результатам фазового детектирования сигнала в Фазовом детекторе 24, Удвоенный по частоте в умножителе 23 информационньп,сигнал сравнивается в фазовом детекторе с удвоенной по частоте в умножителе 29 несущей. Если.на интервале времени КТфазы этих сигналов совпадают, то навыходе фазового детектора 24 в момен15523 и информационный (фиг. 2 з) выходы нужного канала.По этому сигналу осуществляется декодирование дополнительной информации с тактовой частотой Р/К в декодере 26 (фиг. 2 ж). При этом, еслиполярности этого сигнала на смежных интервалах времени, равных КТ, одинаковы, то на выходе декодера 26 Формируется символ "О", а если противоположны - символ "1". Эта информация задерживается на время Т в блоке 27 задержки (фиг. 2 и), тактируемом импульсами с второго выхода блока 22 (фиг. 2 б), и поступает на один из сигнальных входов сумматора 19 по модулю два. Линия 12 задержки и блок 13 выбора минимума в каналах 10, выходы которых подключены к входам коммутаторов 14 и 20, а также блоки 15- 19 предназначены для обнаружения и исправления определенных ошибок,возникающих на выходе фазового детектора 11 (и, следовательно, декодера 21) при воздействии помех.Обнаружение ошибок осуществляется следующим образом, Выходные сигналы декодера 21 (фиг. 2 з) поступают на (К + 1)-разрядный регистр 18, тактируемый импульсами с второго выходаблока 22 синхронизации. Выходы четных (нечетных при нечетном К) разрядов регистра 18 подключены к соответствующим сигнальным входам сумматора 19 по модулю двя. Если число символов "1" на всех его сигнальных входах в момент действия импульса на третьем выходе блока 22 (фиг. 2 г) оказывается нечетным, то на его выходе (входе ключа 17) формируется импульс, свидетельствующий о наличии ошибки при детектировании пачки, состоящей из К символов. В момент действия импульса 20 25 30 35 40 55 45 50 ты действия импульсов на третьем выходе блока 22 синхронизации (фиг.2 г) будет сформирован сигнал положительной полярности,в противном случае - отрицательной полярности, Положительность сигнала на выходе Фазового детектора 24 свидетельствует о правильности детектирования К символов основной информации в первом канале 10 обработки сигналов.Выходной сигнал Фазового детектора 24 фиксируется на время КТ в ЗУ 25 (фиг. 2 ж) и подключает к выходам многоканального коммутатора 14 и коммутатора 20 соответственно сигнальные 94 6на выходе блока 28 задержки (фиг,2 к) в блоке 13 выбора минимума осуществляется выбор наименьшего (по абсолютному уровню) из К сигналов, действующих на соседних тактовых интервалах (например, -го сигнала, 1=1,2К). Номер этого сигнала запоминается на время, равное КТ, в ЗУ 15, а в дешифраторе 16 на двух из общего числа (К + 1) выходов формируются сигналы, которые через ключ 17 изменяют состояния 1-го и (+1)-го разрядов регистра 18 на противоположные. По шине регистр 18 - ключ 17, содержащей (К+1) каналов, на ключ 17 поступает информация обисходных состояниях разрядов регистра. Полученные на.выходе регистра 18 символы (фиг2 л) являются выходным сигналом устройства.Формула изобретенияУстройство для передачи и приема дискретных сообщений, содержащее на передающей стороне источник сообщений, последовательно соединенные первый фазоразностный манипулятор и передатчик, последовательно соединенные генератор несущей частоты и блок синхронизации, тактовый выход которого подключен к тактовым входам источника сообщений, первого Фазоразностного манипулятора и передатчика, а на приемной стороне - последовательно соединенные приемник и первый Фазовый детектор, первый декодер и блок синхронизации, первый выход которого соединен с сигнальным входом первого фазового детЕктора, второй его выход - с тактовыми входами первого фазового детектора и первого дЕкодера, а выход сиихронизации приемника подключен к входу блока синхронизации, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены на передающей стороне последовательно соединенные регистр сдвига, сумматор по модулю два и второй фазораэностный манипулятор, выход которого подключен к сигнальному входу первого Фазоразностного манипулятора, выход источника сообщений соединен с информационным входом регистра сдвига, второй выход которого подключен к информационному входу первого фазоразностного манипулятора, тактовый выход блока синхронизации соединен с тактовым входом регистра сдвига, выХод генератора несущей частоты подключен к второму входу второго фазоразностного манипулятора, выход синхронизации блока синхронизации сое 5 динен с входами синхронизации сумматора по модулю два, второго фазоразностного манипулятора и передатчика, а на приемной стороне введены последовательно соединенные многоканальйый коммутатор, первое запоминающее устройство, дешифратор, ключ, регистр сдвига и сумматор по модулю два, комМутатор, фазовращатель, последовательно соединенные первый умножитель 5 частоты на два, второй фазовый деТектор, второе запоминающее устройство, второй декодер и первый блок за Цержки, второй блок задержки второй умножитель частоты на два, последова тельно соединенные линия задержки и блок выбора минимума, выход первого фазового детектора подключен к информационному входу линии задержки, тактовые входы линии задержки и блока выбора минимума соединены с тактовым входом первого фазового детектора, причем первый фазовый детектор, линия задержки и блок выбора минимума являются первым каналом обработки сиг - 30 налов, входом синхронизации, тактовым, сигнальным и информационным входами которого являются соответственно вход синхронизации блока выбора. минимума, тактовые входы фазового детектора, З 5 линии задержки и блока выбора минимума, сигнальный вход первого фазового детектора и информационный вход первого фазового детектора, а информационным и сигнальными выходами которого 4 О являются соответственно второй выход линии задержки и выходы блока выбора минимума, а также второй канал обработки сигналов, идентичный первому, информационные выходы первого и вто рого каналов обработки сигналов соечинены соответственно с первым и вторым входами коммутатора, выход которого подключен к информационному входу первого декодера, выход первого декодера соединен с входом регистра сдвига, управляющие выходы которого подключены к управляющим входам ключа, второй выход бпока синхронизации соединен с тактовыми входами первого блока задержки, второго канала обработки сигналов и регистра сдвига, второй выход которого является информационным выходом устройства, первый выход блока синхронизапии соединен с входом фазовращателя, выход которого подключен к сигнальному входу второго канала обработки сигналов, и с входом второго умножителя частоты на два, выход которого подключен к второму входу второго фазового детектора, выход приемника соединен с информационным входом второго канала обработки сигналов и с входом первого умножителя частоты на два, выход второго запоминающего устройства подключен к входу многоканального коммутатора и к третьему входу коммутатора, выход первого блока задержки соединен с вторым входом сумматора по модулю два, выход которого подключен к второму входу ключа, а третий выход блока синхронизации соединен с тактовыми входами сумматора по модулю два, второго фазового детектора, второго запоминающего устройства и второго декодера и с входом второго блока задержки, выход которого подключен к второму входу первого запоминающего устройства и к входам синхронизации первого и второго каналов обработки сигналов, сигнальные выходы кото. рых соединены с соответствующими сигнальными входами многоканального коммутатора.1552394 Т к 2 Э 9 5 б 7Составитель И.Котиков Редактор Н.Тупица Техред Л.СердюковаКорректор Т.Малец Заказ 341 Тираж 523 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент" г. Ужгород, ул. Гагарина, 101