Вычислительное устройство

10 Первый 1, второй 2, третий 3 и четвертый 4 операционные усилители, первый 19, второй 20 и третий 21 ло" гариФмирующие и первый, антилогариФмирующий 22 транзисторы, первый 6, второй 7, третий 8, четвертый 9, шестой10, седьмой 11 и носьмай 12 масштабные, первый 25 и второй 26 тскосграничительные и компенсирующий 18 резисторы образуютодноквадрантный логариФмический вычислитель, реализующий выражение вида (1), с однополярными НХОДЕЕЫМИ СИГЕЕЯЛЯМИ ( ПОЛОЖИТ ЕЛЬНЫМИ В случае использования и- р-и транзисф торов, как это показано ня Фиг,1).Седьмой масштабный резистор 11 выполняет Функции потенцисметра для ПланНОй РЕГУЛИРОВКИ ПОКаэатЕЛЯ СТЕПЕ 35 ни и изменением козФФициента деления резистинногс делителя, образованного совместно с шестым 10 и восьмым 12мЯсштЯбными резисторами40Для компенсации ошибки, Обусловленной объемными сопротивлениями баз И эмиттеров логариФмирующих и антилсгариФмирующего транзисторов вычислителя 1 база логариФмирующего транзистора 20 соединена с шиной 31 нулевого потенциала через компенсирующий резистор 18 величиной КЕ через который спомощью остальееих элементов схемы задается ток 1 к, пропорциональный нап" ряжению сшибки, приведенной к логарифмической стороне.Первый операционный усилитель 1 по цепиЕ первый Токоограничительный резистор 25, переход эмиттер-база первого логариФмирующего транзистора 19 задает ток коллектора 1 епропорциональный напряжению на входе 27 сигнала-делителя. При этом напряже 8, четвертый 9, шестой О, седьмой 11, восьмой 12, пятый 3, денятый 14, десятый 15, одиннадцатый 16 и двенадцатый 17 масштабные резисторы, ком-;пенсирующий резистор 18, первый 19, второй 20 и третий 21 логарифмирующие транзисторы, первый 22, второй 23 и третий 24 аеетилогарифмирующие транзисторы, первый 25 и второй 26 токоограничительные резисторы, входы сигнала-делимого 27, сигнала-делителя 28 н сигнала-сомножителя 29, выход 30 устройства и шику 31 нулевого потенциала, 1Устройство работает следующим обе ззОмо.-Третий операционный усилитель 3 через второй токоограничительный резистор 26, переход эмиттер-база третьего логариФмирующего транзистора 21 устанавливает коллекторный ток последнего 1 пропорциональным напряжению на входе 29 сигнала-сомножителя. Напряжение на эмиттере первого антилогариФмирующего транзистора 22 с учетом падения напряжения ееа его объемном сопротивлении базы и эмиттера г,: 1 Е 1 п - - + т+ 1 г,г+ где 1 - ток первого антилогариАмирующего транзистора. Поскольку все транзисторы схемы идентичны друг другу и тепловые то/ ки их эмиттерных переходов равны,то напряжение на выходе 30 устройства пропорционально току:1( )1 п(1 Г; 1 г г +1 уй.+1 Г г ге-. )(4)Как видно, погрешность преобразования носит мультипликативный харакйие на переходе база-эмиттер первого логариФмирующего транзистора 19равно логариФму сигнала с входа 27.Второй операционный усилитель 2 поцепи: седьмой 11 и шестой 10 масштабные резисторы, переходы эмиттер-базапервого и второго логарифмирующихтранзисторов 19 и 20 задает ток коллектора последнего 1, пропорциональный сигналу-делимому входа 28,При этом на восьмом масштабном резисторе 12 с учетом дейстния компенсирующего тока Формируется сигнап5 15тер, причем величина подлежащегокомпенсации напряжения и числителеэкспоненты обычно не превосходит1 мВ, соответствующего относительнойошибке преобразования 4 Х,Пятый операционный усилитель 5,пятый 13, девятый 14 и десятый 15масштабные резисторы образуют схемутокового инвертора, коэффициент передачи которого может изменяться с помощью девятого масштабного резистора,выполненного в виде потенциометра,При попарном равенстве шестого 10 ивосьмого 12, пятого 13 и десятого 15масштабных резисторов, а также еслиотношения величин шестого 10 и седьмого 11 масштабных резисторов пропорциональны отношению пятого 13 идевятого 14 масштабьплх резисторов,коэффициент передачи токового инвертора при одинаковом относительномположении средних выводов седьмого идевятого масштабных резисторов будет обратно пропорционален коэффициенту передачи резистивного делителя,определяющего показатель степени и,При выполнении указанных условийравенстве четвертого 9 и двенадцатого 17 масштаоных резисторов а такжев силу идентичности параметров третьего логарифмирующего 21.и третьегоантилогарифьирующего транзисторов,выходной ток токового ннвертора (токчерез десятый масштабный резистор)будет равен:-- (1 - 1 )1(5) Предполагая равенство объемныхсопротивлений баз и эмиттеров транзисторов схемы, выбор равной им величины компенсирующего резистора К обеспечивает в соответствии с (4) независимость выходного сигнала устройства от учитываемых источников . погрешности, При выполнении седьмого Аналогично, при равенстве второго и одиннадцатого масштабных резисторов, а также в силу идентичности параметров и режимов первого лагарифмирующего и второго антилогарифмирующего транзисторов, обеслечивающих равенство их каллектарных токов, полный ток компенсации 1, протекающий через компенсирующий резистор 18:39798 20 25 30 40 45 50 55 51015 11 и девятого 14 масштабных резисто" ров в виде сдвоенного патенциаметра, в котором обеспечивается одинаковое взаимное относительное полажение среднего (общего) вывода, в схеме устройства обеспечивается компенсация рассматриваемой погрешности для любого значения плавно регулируемого показателя степени.В устройстве, приведенном на фиг,2 коррекция рассматриваемой ошибки осуществляется ло базе третьего логариф мирующего транзистора 2, соединенного через компенсирующий транзистор 18 с шиной 31 нулевого потенциала, К базе этого транзистора подключены коллектор второго антилогарифмирующега транзистора 23, копирующего коллекторный ток первого антилогарифмирующецатранзистора 22, двенадцатый масштабный резистор 17, задающий так, пропорциональный напряжению на входе 29сигнала-сомножителя, а также выход токового инвертора, выполненного напятом 13, девятом 14 и десятом 15масштабных резисторах и пятом операционном усилителе 5, Входной токтокового инвертора пропорционален разности коллекторных токов первого19 и второго 20 логарифмирующих транзисторов и формируется соответственнотретьим антилогарифмирующим транзистором 24 и одиннадцатым масштабным резистором 16, Коэффициент передачитокового инвертара лри тех же условиях, что и у устройства, приведен- "ного на фиг,1, равен показателю сте-. пени и, задаваемому седьмым масштабным резистором 11, средний вывод которого имеет одинаковое относительное положение со средним выводом девятого масштабного резистора 14.Устройство по фиг,2 обладает несколько большим быстродействием, в то же время устройство по Фиг,1 предоставляет возможности использованиясвободной базы первого антилагарифмирующего транзистора, например, дляуправления знаком выходного сигналапри построении четырехквадрантныхсхем,формула изобретенияВычислительное устройство, ссдержащее первый - пятый операционные усилители инвертирующие входы которых соединены с первымн выводами соответственно первого - пятого масштаб539798ных резисторов и коллекторами соответственно первого, второго и третьего логарифмирующих и первого и второго антилогарифмирующих транзисторов,5 вторые выводы первого, второго и третьего масштабных резисторов являются соответственно входами сигнала- делителя, сигнала-делимого и сигнала-сомножителя устройства, второй вывод четвертого масштабного резистора соединен с выходом четвертого операционного усилителя, эмиттеры перчого и второго логарифмирующих транзисторов через первый токоограничительный резистор соединены с выходом первого операционного усилителя, эмиттер третьего логарифмирующе,го и эмиттер первого антилогарифмиру- ющего транзисторов через второй токоограничительный резистор соединены ,с выходом третьего операционного уси.лителя, третий антилогарифмирующий транзистор, шестой - двенадцатый масштабные резисторы, первые выводы 25 шестого и седьмого масштабных резисторов соединены с базой первого логарифмирукнцего транзистора, средний вывод седьмого масштабного резистора соединен с выходом второго операцион- Зо ного усилителя, второй вывод седьмого и первый вывод восьмого масштабных резисторов объединены, вторые выводы шестого .и восьмого масштабных резис.торов, а также база первого антилога- З 5 рифмирующего транзистора подключены к шине нулевого потенциала, о т л ич а ю щ е в с я тем, что, с цельюповышения точности, в него введенкомпенсирующий резистор, первый вывод которого соединен с первыми выводами десятого и одиннадцатого масштабных резисторов, неинвертирующимвходом пятого операционного усилителя, базой второго логарифмирующеготранзистора и коллектором третьегоантилогарифмирующего транзистора, база и эмиттер которого соединены. соответственно с базой и эмиттером первого логарифмирующего транзистора,выход пятого операционного усилителяподключен к среднему выводу девятогомасштабного резистора, первый и второй выводы которого соединены с вторыми выводамн соответственчо пятогои десятого масштабных резисторов,второй вывод одиннадцатого масштабного резистора подключен к входу сигнала-делимого, эииттер и база второгоантилогарифмирующего транзисторасоединены соответственно с эмиттероми базой третьего логарифмирующеготранзистора, второй вывод компенсирующего резистора подключен к шине нулевого потенциала, первый и второйвыводы двенадцатого масштабного резистора соединены соответственно синвертирующим входом пятого операционного усилителяи выходом четвертого операционного усилитепя, являющегося выходом устройства,1539 79 В Составитель Нна Техред Л.Олийнь оррек,Ревская тор Заказ 925 Тираж 556 ПодписноеЭри ГКНТ ССС ВНИИПИ Государственного комитета по изобретениям и открытиям и 113035, Иосква, Ж, Раушская наб, д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 О 1